发射码元相位调整方法和系统技术方案

本申请实施例公开了一种发射码元相位调整方法和系统，用于调整发射IQ码元相位，实现IQ码元相位对齐。该系统包括FPGA和相位采集模块，FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；其中，逻辑单元根据锁相环输出的目标时钟信号，产生数字基带码元信号后，第一串行器收发器和第二串行收发器在数字基带码元信号和目标时钟信号的作用下，分别串行发射出I路和Q路模拟基带码元信号；相位采集模块采集I路和Q路的模拟基带码元信号之间相位信息；相位控制模块在IQ码元相位有偏差时，根据相位信息，调整收发器内目标时钟信号的相位，以调整收发器发射的I路和Q路的模拟基带码元信号之间的相位。的模拟基带码元信号之间的相位。的模拟基带码元信号之间的相位。

【技术实现步骤摘要】
发射码元相位调整方法和系统


[0001]本申请属于通信
，尤其涉及一种发射码元相位调整方法和系统。

技术介绍

[0002]目前，常规的QPSK调制系统通常包括现场可编程门阵列(Field Programmable Gate Array，FPGA)和数字模拟转换器(Digital to analog converter，DAC)。其中，FPGA用于产生数字基带码元信号，并对数字基带码元信号进行调制，获得调制后的数字信号；DAC用于将FPGA输出的调制后的数字信号进行数模转换，输出QPSK调制模拟信号。
[0003]现有的QPSK调制系统，在数字端调制后，再经过DAC进行数模转换。其中，在数字端的信号调制过程中，使用同一个时钟，发射的I路码元和Q路码元之间的相位是对齐的，不存在相位不对齐的问题。

技术实现思路

[0004]针对包括FPGA和IQ调制器的QPSK调制系统，使用FPGA内部的串行收发器作为模拟基带码元信号的发射源时，发射的IQ码元存在相位不对齐的问题，本申请实施例提供一种发射码元相位调整方法和系统，可以解决发射的IQ码元相位不对齐的问题。
[0005]第一方面，本申请实施例提供一种发射码元相位调整系统，包括FPGA、相位采集模块以及IQ调制器，FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；
[0006]其中，锁相环分别与逻辑单元、第一串行收发器和第二串行收发器连接，逻辑单元分别与第一串行收发器和第二串行收发器连接；第一串行收发器分别与相位采集模块和IQ调制器连接，第二串行收发器分别与相位采集模块和IQ调制器连接；相位采集模块与相位控制模块连接，相位控制模块分别与第一串行收发器和第二串行收发器连接；
[0007]锁相环用于根据外部时钟信号产生目标时钟信号；逻辑单元用于根据目标时钟信号产生数字基带码元信号；
[0008]第一串行收发器用于在数字基带码元信号和目标时钟信号的作用下串行发射I路模拟基带码元信号；第二串行收发器用于在数字基带码元信号和目标时钟信号的作用下串行发射Q路模拟基带码元信号；
[0009]相位采集模块用于采集输入的I路模拟基带码元信号和Q路模拟基带码元信号之间的相位信息，相位信息包括用于表征I路模拟基带码元信号和Q路模拟基带码元信号之间的相位是否有偏差的信息，以及偏差范围信息；
[0010]相位控制模块用于若根据相位信息确定I路模拟基带码元信号和Q路模拟基带码元信号之间的相位有偏差，则根据相位信息，调整第一串行收发器和第二串行收发器内的目标时钟信号的相位，以调整I路模拟基带码元信号和Q路模拟基带码元信号之间的相位；
[0011]IQ调制器用于在I路模拟基带码元信号和Q路模拟基带码元信号的相位对齐后，对输入的I路模拟基带码元信号和Q路模拟基带码元信号进行IQ调制，获得QPSK调制信号。
[0012]由上可见，本申请实施例将串行收发器发射出的IQ码元分成两路，一路IQ码元信号输入至IQ调制器进行IQ调制，另一路IQ码元信号输入相位采集模块，以采集IQ两路码元信号之间的相位信息，根据相位信息进行反馈控制，即根据相位信息判断IQ码元的相位是否有偏差和偏差范围，并在IQ码元的相位偏差时，相位控制模块根据相位信息调整发射的IQ码元相位，以实现IQ码元相位对齐。
[0013]在第一方面的一种可能的实现方式中，相位采集模块包括异或鉴相器和相位采集单元；
[0014]异或鉴相器的一输入端与第一串行收发器连接，另一输入端与第二串行收发器连接；异或鉴相器的输出端与相位采集单元的输入端连接，相位采集单元的输出端与相位控制模块连接；
[0015]异或鉴相器用于将输入的I路模拟基带码元信号和Q路模拟基带码元信号进行异或操作，获得异或后的信号；
[0016]相位采集单元用于对异或后的信号进行相位采集，得到相位信息。
[0017]在第一方面的一种可能的实现方式中，IQ调制器为高速IQ调制器。
[0018]在第一方面的一种可能的实现方式中，IQ调制器具体用于基于本地振荡器LO，对I路模拟基带码元信号和Q路模拟基带码元进行IQ调制，获得QPSK调制信号。本地振荡器LO与IQ调制器连接。
[0019]在第一方面的一种可能的实现方式中，第一串行收发器和第二串行收发器为GTX收发器。
[0020]在第一方面的一种可能的实现方式中，I路模拟基带码元信号和Q路模拟基带码元信号均为伪随机二进制序列PRBS码元信号。
[0021]第二方面，本申请实施例提供一种发射码元相位调整方法，应用于发射码元相位调整系统，发射码元相位调整系统包括FPGA、相位采集模块以及IQ调制器，FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；
[0022]其中，锁相环分别与逻辑单元、第一串行收发器和第二串行收发器连接，逻辑单元分别与第一串行收发器和第二串行收发器连接；第一串行收发器分别与相位采集模块和IQ调制器连接，第二串行收发器分别与相位采集模块和IQ调制器连接；相位采集模块与相位控制模块连接，相位控制模块分别与第一串行收发器和第二串行收发器连接；
[0023]该方法包括：
[0024]锁相环根据外部时钟信号产生目标时钟信号；逻辑单元根据目标时钟信号产生数字基带码元信号；
[0025]第一串行收发器在数字基带码元信号和目标时钟信号的作用下串行发射I路模拟基带码元信号；第二串行收发器在数字基带码元信号和目标时钟信号的作用下串行发射Q路模拟基带码元信号；
[0026]相位采集模块采集输入的I路模拟基带码元信号和Q路模拟基带码元信号之间的相位信息，相位信息包括用于表征I路模拟基带码元信号和Q路模拟基带码元信号之间的相位是否有偏差的信息，以及偏差范围信息；
[0027]相位控制模块若根据相位信息确定I路模拟基带码元信号和Q路模拟基带码元信号之间的相位有偏差，则根据相位信息，调整第一串行收发器和第二串行收发器内的目标
时钟信号的相位，以调整I路模拟基带码元信号和Q路模拟基带码元信号之间的相位；
[0028]IQ调制器在I路模拟基带码元信号和Q路模拟基带码元信号的相位对齐后，对输入的I路模拟基带码元信号和Q路模拟基带码元信号进行IQ调制，获得QPSK调制信号。
[0029]在第二方面的一种可能的实现方式中，相位采集模块包括异或鉴相器和相位采集单元；
[0030]异或鉴相器的一输入端与第一串行收发器连接，另一输入端与第二串行收发器连接；异或鉴相器的输出端与相位采集单元的输入端连接，相位采集单元的输出端与相位控制模块连接；
[0031]相位采集单元根据输入的I路模拟基带码元信号和Q路模拟基带码元信号，获得相位信息，包括：
[0032]异或鉴相器将输入的I路模拟基带码元信号和Q路模拟基带码元信号进行异或操作，获得异或后的信号；
[0033]相位采集单元对异或后的信号进行相位采集，得到相位信息。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发射码元相位调整系统，其特征在于，包括FPGA、相位采集模块以及IQ调制器，所述FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；其中，所述锁相环分别与所述逻辑单元、所述第一串行收发器和所述第二串行收发器连接，所述逻辑单元分别与所述第一串行收发器和所述第二串行收发器连接；所述第一串行收发器分别与所述相位采集模块和所述IQ调制器连接，所述第二串行收发器分别与所述相位采集模块和所述IQ调制器连接；所述相位采集模块与所述相位控制模块连接，所述相位控制模块分别与所述第一串行收发器和所述第二串行收发器连接；所述锁相环用于根据外部时钟信号产生目标时钟信号；所述逻辑单元用于根据所述目标时钟信号产生数字基带码元信号；所述第一串行收发器用于在所述数字基带码元信号和所述目标时钟信号的作用下串行发射I路模拟基带码元信号；所述第二串行收发器用于在所述数字基带码元信号和所述目标时钟信号的作用下串行发射Q路模拟基带码元信号；所述相位采集模块用于采集输入的所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位信息，所述相位信息包括用于表征所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位是否有偏差的信息，以及偏差范围信息；所述相位控制模块用于若根据所述相位信息确定所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位有偏差，则根据所述相位信息，调整所述第一串行收发器和所述第二串行收发器内的所述目标时钟信号的相位，以调整所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位；所述IQ调制器用于在所述I路模拟基带码元信号和所述Q路模拟基带码元信号的相位对齐后，对输入的所述I路模拟基带码元信号和所述Q路模拟基带码元进行IQ调制，获得QPSK调制信号。2.如权利要求1所述的系统，其特征在于，所述相位采集模块包括异或鉴相器和相位采集单元；所述异或鉴相器的一输入端与所述第一串行收发器连接，另一输入端与所述第二串行收发器连接；所述异或鉴相器的输出端与所述相位采集单元的输入端连接，所述相位采集单元的输出端与所述相位控制模块连接；所述异或鉴相器用于将输入的所述I路模拟基带码元信号和所述Q路模拟基带码元信号进行异或操作，获得异或后的信号；所述相位采集单元用于对所述异或后的信号进行相位采集，得到所述相位信息。3.如权利要求1所述的系统，其特征在于，所述IQ调制器为高速IQ调制器。4.如权利要求1所述的系统，其特征在于，所述IQ调制器具体用于基于本地振荡器LO，对所述I路模拟基带码元信号和所述Q路模拟基带码元进行IQ调制，获得QPSK调制信号，所述本地振荡器LO与所述IQ调制器连接。5.如权利要求1所述的系统，其特征在于，所述第一串行收发器和所述第二串行收发器均为GTX收发器。6.如权利要求1至5任一项所述的系统，其特征在于，所述I路模拟基带码元信号...

【专利技术属性】
技术研发人员：吕游，赵海军，龚高茂，
申请(专利权)人：湖南迈克森伟电子科技有限公司，
类型：发明
国别省市：