一种基于堆栈式工艺的图像传感器制造技术

本申请提供一种基于堆栈式工艺的图像传感器，包括：像素阵列、模拟处理电路、数字处理电路、混合键合走线和帧缓存电路；所述图像传感器包括第一层硅片和第二层硅片，所述第一层硅片与所述第二层硅片通过设置于所述图像传感器边缘的金所述混合键合走线连接，所述像素阵列设置于所述第一层硅片，所述帧缓存电路设置于所述第二层硅片。本申请提供的基于堆栈式工艺的图像传感器，通过在第一层硅片上设置像素阵列，在第二层硅片上直接设置帧缓存电路，能够通过硅片上的金属走线直接连接，像素阵列设计简单，在像素区域和电路区域面积增大的同时，提高信号处理速度，实现高帧率量化。实现高帧率量化。实现高帧率量化。

【技术实现步骤摘要】
一种基于堆栈式工艺的图像传感器


[0001]本申请涉及成像
，具体涉及一种基于堆栈式工艺的图像传感器。

技术介绍

[0002]图像传感器是利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号。与光敏二极管，光敏三极管等“点”光源的光敏元件相比，图像传感器是将其受光面上的光像，分成许多小单元，将其转换成可用的电信号的一种功能器件。现行图像传感器的曝光方式包括卷帘快门和全局快门等多种方式，图像传感器也逐渐发展为具有体积小、重量轻、集成度高、分辨率高、功耗低、寿命长、价格低等特点，在各个行业得到了广泛应用。
[0003]在构思及实现本申请过程中，申请人发现至少存在如下问题：其中卷帘快门图像传感器采用逐行曝光量化读出的方式进行一帧的图像信号处理，该特点使得卷帘快门图像传感器的帧率受限于行量化与行数据处理的循环等待时间，即模拟电路量化像素信号的时间与数字电路处理读出的时间不匹配，使得卷帘快门图像传感器量化帧率受限；另外，卷帘快门的逐行曝光量化还会因为行间曝光时间差的原因导致拍摄运动物体图像出现拖尾。

技术实现思路

[0004]为了缓解以上问题，本申请提供一种基于堆栈式工艺的图像传感器，具体地，包括：像素阵列、模拟处理电路、数字处理电路、混合键合走线和帧缓存电路；
[0005]所述模拟处理电路与所述像素阵列连接，能够将所述像素阵列逐行曝光后的像素信号量化读取，以获取行量化信号；
[0006]所述帧缓存电路与所述模拟处理电路连接，能够将所述行量化信号逐行缓存为行缓存信号；
[0007]所述数字处理电路与所述帧缓存电路连接，能够处理所述行缓存信号；
[0008]其中，所述图像传感器包括第一层硅片和第二层硅片，所述第一层硅片与所述第二层硅片通过设置于所述图像传感器边缘的金所述混合键合走线连接，所述像素阵列设置于所述第一层硅片，所述帧缓存电路设置于所述第二层硅片。
[0009]可选地，所述模拟处理电路包括互相连接的行驱动单元和量化单元，所述行驱动单元能够将每行像素的感光电压驱动输出至所述量化单元，以使所述量化单元能够对所述感光电压进行量化读取。
[0010]可选地，组织成行及列的所述像素阵列矩形设置于所述第一层硅片的中心。
[0011]可选地，所述模拟处理电路部分或全部设置在所述第一层硅片上，且所述模拟处理电路邻接于所述像素阵列的至少两个相邻侧边；或，所述模拟处理电路全部设置在所述第二层硅片上，且所述模拟处理电路通过所述混合键合走线连接所述像素阵列的至少两个相邻侧边。
[0012]可选地，部分或全部设置在所述第二层硅片上的所述模拟处理电路邻接于所述帧
缓存电路的至少一侧边；或，全部设置在所述第一层硅片上的所述模拟处理电路通过所述混合键合走线连接所述帧缓存电路。
[0013]可选地，所述数字处理电路部分或全部设置在所述第二层硅片上，且所述数字处理电路邻接于所述帧缓存电路的至少一侧边；或，所述数字处理电路全部设置在所述第一层硅片上，且所述数字处理电路通过所述混合键合走线连接所述帧缓存电路。
[0014]可选地，设置于同一层硅片的所述数字处理电路与所述模拟处理电路具有至少一邻接侧边；
[0015]可选地，设置于不同层硅片的所述数字处理电路与所述模拟处理电路通过所述混合键合走线连接。
[0016]可选地，所述模拟处理电路邻接于或连接所述像素阵列的三个相邻侧边设置，所述三个相邻侧边包括相对的两个列选侧边和一个行选侧边(以使所述模拟处理电路同时量化读取两列像素信号)。
[0017]可选地，所述帧缓存电路的面积大于所述模拟处理电路的总面积，所述帧缓存电路的面积大于所述数字处理电路的总面积。
[0018]可选地，所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为一帧图像的行缓存信号，以获取并发送帧缓存信号至所述数字处理电路；
[0019]可选地，所述帧缓存电路被配置为将一帧图像的行量化信号逐行缓存为多个行缓存信号，以获取并分别发送每个行缓存信号至所述数字处理电路。
[0020]如上所述，本申请提供的基于堆栈式工艺的图像传感器，通过在第一层硅片上设置像素阵列，在第二层硅片上直接设置帧缓存电路，能够通过硅片上的金属走线直接连接，像素阵列设计简单，在像素区域和电路区域面积增大的同时，提高信号处理速度，实现高帧率量化，达到类似全局快门的图像效果。
附图说明
[0021]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0022]图1为本申请一实施例的基于堆栈式工艺的图像传感器结构示意图一。
[0023]图2为本申请一实施例的基于堆栈式工艺的图像传感器结构示意图二。
[0024]图3为本申请一实施例的基于堆栈式工艺的图像传感器结构示意图三。
[0025]图4为本申请一实施例的帧缓存电路和数字处理电路时序示意图一。
[0026]图5为本申请一实施例的帧缓存电路和数字处理电路时序示意图二。
[0027]本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
[0028]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0029]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
[0030]应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0031]本申请提供一种基于堆栈式工艺的图像传感器，图1为本申请一实施例的基于堆栈式工艺的图像传感器结构示意图一。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于堆栈式工艺的图像传感器，其特征在于，包括：像素阵列、模拟处理电路、数字处理电路、混合键合走线和帧缓存电路；所述模拟处理电路与所述像素阵列连接，能够将所述像素阵列逐行曝光后的像素信号量化读取，以获取行量化信号；所述帧缓存电路与所述模拟处理电路连接，能够将所述行量化信号逐行缓存为行缓存信号；所述数字处理电路与所述帧缓存电路连接，能够处理所述行缓存信号；其中，所述图像传感器包括第一层硅片和第二层硅片，所述第一层硅片与所述第二层硅片通过设置于所述图像传感器边缘的所述混合键合走线连接，所述像素阵列设置于所述第一层硅片，所述帧缓存电路设置于所述第二层硅片。2.如权利要求1所述的图像传感器，其特征在于，所述模拟处理电路包括互相连接的行驱动单元和量化单元，所述行驱动单元能够将每行像素的感光电压驱动输出至所述量化单元，所述量化单元能够对所述感光电压进行量化读取。3.如权利要求1所述的图像传感器，其特征在于，组织成行及列的所述像素阵列矩形设置于所述第一层硅片的中心。4.如权利要求3所述的图像传感器，其特征在于，所述模拟处理电路部分或全部设置在所述第一层硅片上，且所述模拟处理电路邻接于所述像素阵列的至少两个相邻侧边；或，所述模拟处理电路全部设置在所述第二层硅片上，且所述模拟处理电路通过所述混合键合走线连接所述像素阵列的至少两个相邻侧边。5.如权利要求4所述的图像传感器，其特征在于，部分或全部设置在所述第二层硅片上的所述模拟处理电路...

【专利技术属性】
技术研发人员：徐辰，王锋奇，侯金剑，任冠京，莫要武，
申请(专利权)人：思特威上海电子科技股份有限公司，
类型：新型
国别省市：