阵列基板、显示面板以及掩膜结构制造技术

本申请提出一种阵列基板、显示面板以及掩膜结构，所述阵列基板包括基板和像素单元，多个像素单元阵列排布于所述基板上，所述像素单元为矩形状，每一所述像素单元均包括第一子像素、第二子像素以及第三子像素，所述第一子像素、所述第二子像素为斜腰相互平行且等长的两个直角梯形，所述第三子像素呈矩形状，且所述第三子像素的两条边长分别和所述第一子像素、所述第二子像素的上底边平行且等长，任意相邻两个像素单元之间相邻的子像素颜色一致。本申请的技术方案，可以降低高分辨率显示面板的制备难度，提高显示面板的使用寿命和分辨率。提高显示面板的使用寿命和分辨率。提高显示面板的使用寿命和分辨率。

【技术实现步骤摘要】
阵列基板、显示面板以及掩膜结构


[0001]本专利技术涉及显示
，特别涉及一种阵列基板、显示面板以及掩膜结构。

技术介绍

[0002]OLED显示器件的子像素呈矩阵排列在衬底基板上，各子像素一般都是将有机材料利用蒸镀成膜技术或者喷墨打印(IJP)技术完成不同功能层材料的堆栈过程，在阵列基板的相应子像素位置形成有机电致发光结构。传统的OLED阵列基板一个子像素对应于一个掩膜板开口，但随着显示面板的分辨率越高，掩膜板开口制作难度也越高，因此限制了显示器件的分辨率的提升。

技术实现思路

[0003]本专利技术的主要目的是提供一种阵列基板、显示面板以及掩膜结构，旨在降低高分辨率显示面板的制备难度，提高显示面板的使用寿命和分辨率。
[0004]为实现上述目的，本专利技术提出的一种阵列基板，所述阵列基板包括基板和像素单元，多个像素单元阵列排布于所述基板上，所述像素单元为矩形状，每一所述像素单元均包括第一子像素、第二子像素以及第三子像素，所述第一子像素、所述第二子像素为斜腰相互平行且等长的两个直角梯形，所述第三子像素呈矩形状，且所述第三子像素的两条边分别和所述第一子像素、所述第二子像素的上底边平行且等长，任意相邻两个像素单元之间相邻的子像素颜色一致。
[0005]在本申请阵列基板的一实施例中，在呈两行两列排布的四个像素单元中，四个相邻所述第一子像素拼接形成六边形，所述六边形的上下边长为所述第一子像素的上底边的2倍，所述六边形的四个斜边和所述第一子像素的斜腰相等；
[0006]或，四个相邻所述第二子像素拼接形成六边形，所述六边形的上下边长为所述第二子像素的上底边的2倍，所述六边形的四个斜边和所述第二子像素的斜腰相等；
[0007]或，四个相邻所述第三子像素拼接形成矩形，所述矩形的相邻两边的边长分别为所述第一子像素、所述第二子像素的上底边的2倍。
[0008]在本申请阵列基板的一实施例中，所述第一子像素、所述第二子像素以及所述第三子像素分别为蓝色子像素、红色子像素、绿色子像素；
[0009]其中，所述第一子像素的面积大于等于所述第二子像素，所述第二子像素的面积大于所述第三子像素。
[0010]在本申请阵列基板的一实施例中，所述像素单元为正方形状，所述第一子像素和所述第二子像素以所述像素单元的对角线对称设置；所述第一子像素和所述第二子像素的斜腰长度为所述对角线的长度的1/2至2/3。
[0011]在本申请阵列基板的一实施例中，所述第一子像素和所述第二子像素的斜腰长度为所述对角线的长度的1/2，所述第三子像素呈矩形状，所述第三子像素的边长为所述像素单元的边长的一半。
[0012]在本申请阵列基板的一实施例中，所述像素单元为正方形状，所述第二子像素的斜腰和所述第二子像素的下底边的夹角大于等于30度且小于45度；所述第三子像素的边长为所述像素单元的边长的1/3至1/2。
[0013]在本申请阵列基板的一实施例中，所述第三子像素为长方形状，所述第三子像素的长边为所述像素单元边长的1/2，所述第三子像素的短边为所述像素单元边长的1/3。
[0014]在本申请阵列基板的一实施例中，所述第一子像素、所述第二子像素以及所述第三子像素的面积占比为5:3:2。
[0015]本申请还提出一种显示面板，所述显示面板包括封装层和阵列基板，所述阵列基板包括基板和像素单元，多个像素单元阵列排布于所述基板上，所述像素单元为矩形状，每一所述像素单元均包括第一子像素、第二子像素以及第三子像素，所述第一子像素、所述第二子像素为斜腰相互平行且等长的两个直角梯形，所述第三子像素呈矩形状，且所述第三子像素的两条边长分别和所述第一子像素、所述第二子像素的上底边平行且等长，任意相邻两个像素单元之间相接的子像素颜色一致；
[0016]所述封装层设置于所述像素单元的背对所述基板的一侧。
[0017]本申请还提出一种掩膜结构，所述掩膜结构用于制作阵列基板，所述阵列基板包括基板和像素单元，多个像素单元阵列排布于所述基板上，所述像素单元为矩形状，每一所述像素单元均包括第一子像素、第二子像素以及第三子像素，所述第一子像素、所述第二子像素为斜腰相互平行且等长的两个直角梯形，所述第三子像素呈矩形状，且所述第三子像素的两条边长分别和所述第一子像素、所述第二子像素的上底边平行且等长，任意相邻两个像素单元之间相接的子像素颜色一致；
[0018]所述掩膜结构包括至少一掩膜板，所述掩膜板上开设有掩膜开口，所述掩膜开口的形状与所述阵列基板上相接的多个相同颜色的子像素所拼接形成的形状对应。
[0019]本申请的技术方案，使得阵列基板中相邻像素单元之间相接的子像素的颜色一致，如此设置，相邻像素单元之间相同颜色的子像素便可以共用同一个掩膜板开口，从而可以降低制备高分辨率显示面板所需的掩膜板制作难度，降低了高分辨率显示面板的制备难度；由于制备难度降低，进而可以制造更高分辨率显示面板，提高了显示面板的分辨率。同时，无需制备超精细掩膜板即可获得较高分辨率的显示面板，降低了掩膜板的变形风险，提高了掩膜板的使用寿命。
[0020]另外，每一像素单元设置成两个直角梯形的子像素和一个矩形子像素拼接形成的结构，且使得两个直角梯形之间的斜腰平行且相等，第三子像素的两条边分别与两个直角梯形的上底边平行且相等，如此设置，单个像素单元中的像素定义层仅是斜腰和两个直角梯形的上底边，可以使得单个像素单元中像素定义层的长度和宽度减少，减少单个像素单元中像素定义层的面积占比，提高了单个像素单元的开口率。
[0021]进一步的，相邻的两个像素单元之间相同颜色的子像素可以无需设置像素定义层，减少了像素定义层在阵列基板中的占据面积，提高了阵列基板的开口率，且相邻像素单元的子像素协同作用，增大了子像素的发光效率，提高发光亮度，可以减少向像素电极输送的电流密度，从而降低子像素的损坏风险，提高子像素和阵列基板的使用寿命。
附图说明
[0022]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0023]图1为本申请阵列基板一实施例的局部示意图；
[0024]图2为本申请阵列基板另一实施例的局部示意图；
[0025]图3为本申请阵列基板又一实施例的局部示意图；
[0026]图4为本申请阵列基板再一实施例的局部示意图；
[0027]图5为本申请阵列基板中一循环阵列的示意图；
[0028]图6为本申请阵列基板中像素单元的示意图；
[0029]图7为本申请掩膜板一实施例的示意图；
[0030]图8为本申请掩膜板另一实施例的示意图；
[0031]图9为本申请掩膜板又一实施例的示意图。
[0032]附图标号说明：
[0033][003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括基板和像素单元，多个像素单元阵列排布于所述基板上，所述像素单元为矩形状，每一所述像素单元均包括第一子像素、第二子像素以及第三子像素，其特征在于，所述第一子像素、所述第二子像素为斜腰相互平行且等长的两个直角梯形，所述第三子像素呈矩形状，且所述第三子像素的两条边分别和所述第一子像素、所述第二子像素的上底边平行且等长，任意相邻两个像素单元之间相邻的子像素颜色一致。2.如权利要求1所述的阵列基板，其特征在于，在呈两行两列排布的四个像素单元中，四个相邻所述第一子像素拼接形成六边形，所述六边形的上下边长为所述第一子像素的上底边的2倍，所述六边形的四个斜边和所述第一子像素的斜腰相等；或，四个相邻所述第二子像素拼接形成六边形，所述六边形的上下边长为所述第二子像素的上底边的2倍，所述六边形的四个斜边和所述第二子像素的斜腰相等；或，四个相邻所述第三子像素拼接形成矩形，所述矩形的相邻两边的边长分别为所述第一子像素、所述第二子像素的上底边的2倍。3.如权利要求1或2所述的阵列基板，其特征在于，所述第一子像素、所述第二子像素以及所述第三子像素分别为蓝色子像素、红色子像素、绿色子像素；其中，所述第一子像素的面积大于等于所述第二子像素，所述第二子像素的面积大于所述第三子像素。4.如权利要求3所述的阵列基板，其特征在于，所述像素单元为正方形状，所述第一子像...

【专利技术属性】
技术研发人员：夏兴达，李荣荣，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：