阵列基板、显示面板及阵列基板的制作方法技术

本申请公开了阵列基板、显示面板及阵列基板的制作方法，其中，阵列基板包括显示区和位于显示区外围的非显示区，非显示区设置有公共电极线以及与公共电极线垂直交叠设置的数据线，公共电极线与数据线之间设置有绝缘层，公共电极线包括相互连接且依次交错设置的第一电极段和第二电极段，第一电极段位于相邻的数据线之间，第二电极段位于与数据线交叠的位置，第二电极段为单段结构，以使数据线在与第二电极段交叠时仅有一次爬坡。通过上述结构，避免数据线发生断线，改善了显示面板出现暗线的问题。的问题。的问题。

【技术实现步骤摘要】
阵列基板、显示面板及阵列基板的制作方法


[0001]本专利技术涉及显示面板领域，特别是涉及阵列基板、显示面板及阵列基板的制作方法。

技术介绍

[0002]目前显示器的显示面板是通过面板边缘的端子侧传输显示信号，面板端子侧和端子对侧在水平方向传输公共电极信号的金属走线，会与竖直方向的数据线线无法避免存在交叠部分。
[0003]为了防止在成膜过程中当颗粒物或灰尘落在金属走线与数据线交叠部分时，或用力按压数据线时，或静电释放测试导致大量的电流经过数据线时，造成的数据线与金属走线发生短路，目前通常是将与数据线交叠部分的金属走线改为多处断开的镂空设计，从而减小金属走线与数据线交叠的面积。
[0004]但是在成膜过程中由于金属走线有一定的膜厚，多处断开的镂空设计导致金属走线有地势高低起伏，这种地势的高低起伏常会导致数据线在金属走线交叠位置发生爬坡现象，而数据线在爬坡处沉积的膜层较薄，容易发生数据线爬坡断线，进而导致显示面板整个一条数据线断路，使端子侧到端子对侧形成一条黑色的暗线，影响显示面板的显示画面。

技术实现思路

[0005]本申请主要解决的技术问题是提供一种阵列基板及其制作方法，以避免数据线发生断线，改善了显示面板出现暗线的问题。
[0006]为解决上述问题，本申请提供了一种阵列基板第一实施例，所述阵列基板包括显示区和位于所述显示区外围的非显示区，所述非显示区设置有公共电极线以及与所述公共电极线垂直交叠设置的数据线，所述公共电极线与所述数据线之间设置有绝缘层，其中，所述公共电极线包括相互连接且依次交错设置的第一电极段和第二电极段，所述第一电极段位于相邻的所述数据线之间，所述第二电极段位于与所述数据线交叠的位置，所述第二电极段为单段结构，以使所述数据线在与所述第二电极段交叠时仅有一次爬坡。
[0007]因此，通过将第二电极段设计为单段结构，使数据线在公共电极线交叠时仅有一次爬坡，从而降低数据线在与公共电极线交叠时发生断线的风险。
[0008]其中，所述第二电极段的厚度小于所述第一电极段的厚度，以降低所述数据线在与所述第二电极段交叠时的爬坡高度。
[0009]因此，降低第二电极段的厚度，从而降低数据线爬坡的高度和难度，从而降低数据线在与公共电极线交叠时发生断线的风险。
[0010]其中，所述第二电极段的厚度至少低于所述第一电极段的厚度的20％。
[0011]因此，第二电极段的厚度低于第一电极段的厚度的20％最优。
[0012]其中，所述数据线在与所述第二电极段交叠的边缘位置的厚度大于所述数据线在与所述第二电极段交叠位置的厚度，以避免所述数据线在与所述第二电极段交叠的边缘位
置断开。
[0013]因此，将容易发生断线处的厚度加厚，从而降低数据线断线的风险。
[0014]其中，所述第二电极段在所述数据线方向上的宽度小于所述第一电极段的宽度、且不小于所述第一电极段的宽度的25％。
[0015]因此，通过减小第二电极段的宽度，以减小数据线与公共电极线交叠的面积，从而降低数据线和公共电极线发生短路的风险，但是第二电极段的宽度不能太低，太低会导致第二电极段发生断线。
[0016]其中，所述第二电极段在所述数据线方向上的宽度不大于所述第一电极段的宽度的70％。
[0017]因此，第二电极段的宽度在第一电极段的宽度的25％至70％之间最佳。
[0018]其中，所述第二电极段在所述数据线方向上为上窄下宽的梯形，所述梯形的锐角的角度不大于80度。
[0019]因此，降低第二电极段在数据线方向上的倾斜角度，从而降低数据线爬坡的角度和难度。
[0020]本申请还提供一种显示面板第二实施例，显示面板包括框架以及设置于所述框架中的阵列基板，阵列基板为第一实施例所述的阵列基板。
[0021]因此，通过在显示面板的非显示区的公共电极线进行单段设计，从而提高了显示面板的显示画质。
[0022]本申请还提供一种阵列基板的制作方法第三实施例，包括：提供基板；在所述基板表面的非显示区制作包括第一电极段和第二电极段的公共电极线；其中，所述第二电极段为单段结构；在所述第二电极段的表面制作数据线，以使所述数据线在与所述第二电极段交叠时仅有一次爬坡。
[0023]其中，所述在所述第二电极段的表面制作数据线的步骤之前，还包括：利用绝缘层覆盖所述公共电极线，以使所述数据线与所述公共电极线间隔设置；所述在所述第二电极段的表面制作数据线的步骤，包括：在与所述第二电极段交叠的所述绝缘层表面制作所述数据线，以使所述数据线与所述第二电极段交叠设置。
[0024]因此，通过将第二电极段设计为单段结构，使数据线在公共电极线交叠时仅有一次爬坡，从而降低数据线在与公共电极线交叠时发生断线的风险。
[0025]本申请的有益效果是：通过将公共电极线与数据线交叠位置的第二电极段设计为单段结构，从而使数据线在与第二电极段交叠时仅有一次爬坡，从而降低数据线在公共电极线交叠位置处发生断线的风险。另外在保证公共电极线连贯的情况下，使公共电极线的第二电极段在数据线方向上的宽度小于第一电极段的宽度，减少了数据线于公共电极线交叠的面积，降低了数据线与公共电极线短路的风险。
附图说明
[0026]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本申请阵列基板第一实施例的结构示意图；
[0028]图2为本申请阵列基板第二实施例的结构示意图；
[0029]图3为现有的阵列基板一实施例的结构示意图；
[0030]图4为图3中A
‑
A
’
的截面结构示意图；
[0031]图5为图2中A
‑
A
’
的截面结构示意图；
[0032]图6为本申请阵列基板第二实施例中的第一实施方式的截面结构示意图；
[0033]图7为本申请阵列基板第二实施例中的第二实施方式的截面结构示意图；
[0034]图8为本申请阵列基板第二实施例中的第三实施方式的截面结构示意图；
[0035]图9为本申请阵列基板第二实施例中的第四实施方式的截面结构示意图；
[0036]图10为本申请显示面板第一实施例的结构示意图；
[0037]图11为本申请阵列基板的制作方法第一实施例的流程示意图。
[0038]1显示区；2非显示区；3
‑
端子侧；11公共电极线；12数据线；13绝缘层；111,第一电极段；112第二电极段；61框架；62阵列基板。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，所述阵列基板包括显示区和位于所述显示区外围的非显示区，所述非显示区设置有公共电极线以及与所述公共电极线垂直交叠设置的数据线，所述公共电极线与所述数据线之间设置有绝缘层，其特征在于，所述公共电极线包括相互连接且依次交错设置的第一电极段和第二电极段，所述第一电极段位于相邻的所述数据线之间，所述第二电极段位于与所述数据线交叠的位置，所述第二电极段为单段结构，以使所述数据线在与所述第二电极段交叠时仅有一次爬坡。2.根据权利要求1所述的阵列基板，其特征在于，所述第二电极段的厚度小于所述第一电极段的厚度，以降低所述数据线在与所述第二电极段交叠时的爬坡高度。3.根据权利要求1所述的阵列基板，其特征在于，所述第二电极段的厚度至少低于所述第一电极段的厚度的20％。4.根据权利要求1所述的阵列基板，其特征在于，所述数据线在与所述第二电极段交叠的边缘位置的厚度大于所述数据线在与所述第二电极段交叠位置的厚度，以避免所述数据线在与所述第二电极段交叠的边缘位置断开。5.根据权利要求1所述的阵列基板，其特征在于，所述第二电极段在所述数据线方向上的宽度小于所述第一电极段的宽度，且不小于所...

【专利技术属性】
技术研发人员：李龙，康报虹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：