一种半导体封装制造技术

本实用新型专利技术涉及一种半导体封装。根据本实用新型专利技术的一实施例，一种半导体封装包含：第一半导体裸片，其具有第一表面和第二表面；第二多个半导体裸片，其经堆叠以耦合至所述第一半导体裸片的所述第一表面；多个互连件，其耦合至所述第一半导体裸片的所述第二表面，所述多个互连件的每一者具有侧表面及顶表面；以及绝缘材料，其包封所述第一半导体裸片和所述第二多个半导体裸片的侧壁、所述第一半导体裸片的所述第二表面以及所述多个互连件的所述侧表面。面。面。

【技术实现步骤摘要】
一种半导体封装


[0001]本技术大体涉及半导体封装技术，尤其涉及小尺寸半导体裸片全塑封结构。

技术介绍

[0002]在当前的半导体封装技术中，对于兼具存储器芯片和逻辑芯片(例如但不限于用于模数信号转换的电流频率转换(IF)芯片)的混合封装而言，其中的逻辑芯片尺寸往往难以进一步缩小以在晶圆上容纳更多的逻辑芯片，导致难以提高晶圆可切割芯片数(Dies Per Wafer，DPW)并降低成本。
[0003]此外，由塑封料所形成的模塑区域通常与逻辑芯片一起切割，这将导致切割工艺变得复杂且具有较高风险，从而限制了切割性能的提升。
[0004]不仅如此，在当前的半导体封装技术中，逻辑芯片的侧表面和正表面并不覆盖任何模塑材料，导致在逻辑芯片正表面上形成的金属柱(例如铜柱)的侧壁缺乏塑封材料的有效保护，从而降低封装的机械性能及可靠性。
[0005]有鉴于此，本领域迫切需要提供改进方案以解决上述问题。

技术实现思路

[0006]有鉴于此，本技术提供了一种小尺寸半导体裸片全塑封结构，以减小逻辑芯片尺寸、改善切割性能并增强封装的机械性能及可靠性。
[0007]根据本技术的一实施例，一种半导体封装包含：第一半导体裸片，其具有第一表面和第二表面；第二多个半导体裸片，其经堆叠以耦合至所述第一半导体裸片的所述第一表面；多个互连件，其耦合至所述第一半导体裸片的所述第二表面，所述多个互连件的每一者具有侧表面及顶表面；以及绝缘材料，其包封所述第一半导体裸片和所述第二多个半导体裸片的侧壁、所述第一半导体裸片的所述第二表面以及所述多个互连件的所述侧表面。
[0008]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片经由硅导通孔电连接至所述第二多个半导体裸片。
[0009]根据本技术的另一实施例，半导体封装中的所述第二多个半导体裸片经由硅导通孔彼此电连接。
[0010]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片与所述第二多个半导体裸片具有相同的横向宽度。
[0011]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片包含存储器控制电路。
[0012]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片的包含重分布层，所述重分布层与所述多个互连件电连接。
[0013]根据本技术的另一实施例，半导体封装中的所述第一半导体裸片的所述侧壁进一步包含密封环。
[0014]根据本技术的另一实施例，半导体封装中的所述第二多个半导体裸片包含动态随机存取存储器。
[0015]根据本技术的另一实施例，半导体封装中的所述多个互连件的每一者进一步与焊球连接。
[0016]根据本技术的另一实施例，半导体封装中的所述绝缘材料包含环氧塑封。
[0017]本技术实施例的额外层面及优点将部分地在后续说明中描述、显示、或是经由本技术实施例的实施而阐释。
附图说明
[0018]图1显示现有技术中半导体封装结构的示意图。
[0019]图2显示了根据本技术一实施例的半导体封装结构示意图。
[0020]图3A至图3H显示了根据本技术一实施例的半导体封装结构形成方法。
具体实施方式
[0021]为更好的理解本技术的精神，以下结合本技术的部分优选实施例对其作进一步说明。
[0022]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0023]在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本技术以特定的方向建构或操作。
[0024]以下详细地讨论本技术的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本技术的精神和保护范围的情况下，可以使用其他部件和配置。
[0025]图1显示现有技术中半导体封装结构的示意图。
[0026]如图1所示，半导体封装结构(100)包含逻辑裸片(101)以及堆叠在逻辑裸片(101)上方的多个存储器裸片(102)，逻辑裸片(101)和多个存储器裸片(102)之间通过多个硅导通孔(Through Silicon Via，TSV)(103)进行连接。相邻的硅导通孔(103)之间通过键合垫(104)实现耦合。半导体封装结构(100)还包含塑封料(105)，其位于逻辑裸片(101)上方，并围封堆叠在逻辑裸片(101)上方的多个存储器裸片(102)。塑封料(105)例如(但不限于)可
为环氧塑封料(Epoxy Molding Compound，EMC)。
[0027]在一实施例中，存储器裸片(102)可为任意多层裸片堆叠而不限于如图1所示的8层裸片堆叠。此外，存储器裸片(102)可包含例如DRAM、NAND、NOR等在内的任意类型存储器裸片。
[0028]仍参见图1，逻辑裸片(101)的下方(或可称为正表面)可包含重分布层(Redistribution layer，RDL)(101')，该重分布层(101')可进一步经由导电焊柱(106)(例如但不限于铜柱)以及焊球(106')与半导体封装结构(100)的外部器件(未图示)实现电连接。作为一实施例，逻辑裸片(101)的外周界可进一步包含封装环(Seal ring)和/或保护环(Guard ring)，以对逻辑裸片(101)提供保护、接地或屏蔽。
[0029]由图1可见，逻辑裸片(101)的横向宽度大于其上方的多个存储器裸片(102)的横向宽度，因而塑封料(105)仅能围封多个存储器裸片(102)而无法围封逻辑裸片(101)的侧表面和正表面以及导电焊柱(106)的侧壁。由于缺乏具备一定机械强度和弹性的塑封料(105)的有效保护，逻辑裸片(101)和导电焊柱(106)可能具有较低的板级测试(例如BLT和PLT)性能，从而导致整体封装的机械性能及可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，其包含：第一半导体裸片，其具有第一表面和第二表面；第二多个半导体裸片，其经堆叠以耦合至所述第一半导体裸片的所述第一表面；多个互连件，其耦合至所述第一半导体裸片的所述第二表面，所述多个互连件的每一者具有侧表面及顶表面；以及绝缘材料，其包封所述第一半导体裸片和所述第二多个半导体裸片的侧壁、所述第一半导体裸片的所述第二表面以及所述多个互连件的所述侧表面。2.根据权利要求1所述的半导体封装，其特征在于，所述第一半导体裸片经由硅导通孔电连接至所述第二多个半导体裸片。3.根据权利要求1所述的半导体封装，其特征在于，所述第二多个半导体裸片经由硅导通孔彼此电连接。4.根据权利要求1所述的半导体封装，其特征在于，...

【专利技术属性】
技术研发人员：林谷彦，陈嘉庆，
申请(专利权)人：美光科技公司，
类型：新型
国别省市：