抗电磁干扰的带隙基准电路和电池管理芯片制造技术

本发明专利技术提供了一种抗电磁干扰的带隙基准电路和用于电池管理系统的电池管理芯片。该带隙基准电路包括电压产生电路和阻抗补偿模块，电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻；运算放大器包括模拟地连接端、第一输入端和第二输入端，模拟地连接端与模拟地端电连接，运算放大器的第一输入端通过阻抗补偿模块与第二电阻的第二端电连接，运算放大器的第二输入端通过阻抗补偿模块与第一晶体管的发射级电连接，阻抗补偿模块用于补偿第一晶体管的第一交流阻抗和第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过模拟地端耦合至运算放大器的第一输入端和第二输入端，并进入电压产生电路。路。路。

【技术实现步骤摘要】
抗电磁干扰的带隙基准电路和电池管理芯片


[0001]本专利技术主要涉及微电子领域，尤其涉及一种抗电磁干扰的带隙基准电路和用于电池管理系统的电池管理芯片。

技术介绍

[0002]带隙基准电路被广泛应用于电源管理、信号检测、通讯等电路中。特别是在信号检测电路中，带隙基准电路的优劣直接决定了整个功能电路的检测精度。传统的带隙基准电路利用双极型晶体管的基极
‑
发射极电压Vbe温度系数和不同电流密度下两个双极型晶体管基极
‑
发射极电压的差值的正温度系数相互补偿，使输出电压达到很低的温度漂移。图1A是一种带隙基准电路的结构示意图。如图1A，Q1和Q2是两个尺寸不同的双极型晶体管，Q2的面积大于Q1，并且二者的面积成一定的比例关系。例如，Q2的面积是Q1的n倍。在同样的电流下，Q1的基极
‑
发射级电压V
BE1
大于Q2的基极
‑
发射级电压V
BE2
。A1为误差放大器，具有正输入端110、负输入端120和输出端130，利用放大器的虚短原理，使得两个输入端的电流相等，即inn＝inp。由此可推导出输出的基准电压V
BG
为：
[0003][0004]其中：
[0005][0006]这样，根据V
BE
的温度系数，调节Q2和Q1的面积比例以及R1和R2的大小，就可以得到温度系数为0的基准电压值。
[0007]车规级电池管理系统(BMS，Battery Management System)可以实现对新能源汽车的动力电池的电压、阻抗、温度等参数的实时监控。带隙基准电路常被应用于电池管理系统中。在电池管理芯片的实际测试与应用中，由于印刷电路板(PCB)上的寄生电阻、电容和电感，模拟地和参考地之间存在着交流的电压纹波，同时，由于带隙基准电路的双极型晶体管的非线性特性，使其所产生的基准电压发生漂移。图1B是一种基准电压发生漂移的波形示意图。如图1B，在时刻T，在参考地端refgnd检测到电压纹波，同时基准电压BG突然向下漂移，随之而来的是输出基准电压的漂移问题，不利于电池管理系统的准确性。

技术实现思路

[0008]本专利技术要解决的技术问题是提供一种有效消除电磁干扰的带隙基准电路及电池管理芯片。
[0009]为解决上述技术问题，本专利技术提供了一种抗电磁干扰的带隙基准电路，包括：电压产生电路和阻抗补偿模块，其中，所述电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻，所述第一晶体管的基极和集电极与参考地端电连接，所述第一晶体管的发射级与第一电阻的第一端电连接，所述第二晶体管的基极和集电
极与所述参考地端电连接，所述第二晶体管的发射级与第二电阻的第一端电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第一电阻的第二端和所述第三电阻的第二端同时与基准电压输出端电连接；所述运算放大器包括模拟地连接端、第一输入端和第二输入端，所述模拟地连接端与模拟地端电连接，所述运算放大器的第一输入端通过所述阻抗补偿模块与所述第二电阻的第二端电连接，所述运算放大器的第二输入端通过所述阻抗补偿模块与所述第一晶体管的发射级电连接，所述阻抗补偿模块用于补偿所述第一晶体管的第一交流阻抗和所述第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过所述模拟地端耦合至所述运算放大器的第一输入端和第二输入端，并进入所述电压产生电路。
[0010]在本申请的一实施例中，所述阻抗补偿模块包括第一阻抗补偿模块和第二阻抗补偿模块，所述运算放大器的第一输入端通过所述第一阻抗补偿模块与所述第一晶体管的发射级电连接，所述运算放大器的第二输入端通过所述第二阻抗补偿模块与所述第二电阻的第二端电连接。
[0011]在本申请的一实施例中，所述第一阻抗补偿模块包括第一RC网络，所述第一RC网络包括多个第一RC元件，所述第一RC元件包括电阻和/或电容；所述第二阻抗补偿模块包括第二RC网络，所述第二RC网络包括多个第二RC元件，所述第二RC元件包括电阻和/或电容。
[0012]在本申请的一实施例中，所述第一阻抗补偿模块被配置为根据第一仿真电路仿真所述运算放大器的第一输入端的第一交流特性曲线，所述第二阻抗补偿模块被配置为根据第二仿真电路仿真所述运算放大器的第二输入端的第二交流特性曲线，在仿真过程中通过分别调节所述第一RC网络的网络参数和所述第二RC网络的网络参数使所述第一交流特性曲线和所述第二交流特性曲线一致。
[0013]在本申请的一实施例中，所述网络参数包括所述电阻的阻值、所述电阻的数量、所述电容的容抗值、所述电容的数量、所述电阻和所述电容的连接方式中的任意项。
[0014]在本申请的一实施例中，所述第一RC网络包括第一电容、第二电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第一端电连接，所述第二电容的第一端接地，所述第二电容的第二端和所述第四电阻的第二端电连接，所述第二电容的第二端和所述第四电阻的第二端同时和所述运算放大器的第一输入端电连接，所述第一电容的第二端和所述第四电阻的第一端同时和所述第二电阻的第二端电连接。
[0015]在本申请的一实施例中，所述第二RC网络包括第三电容、第四电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第四电容的第一端接地，所述第四电容的第二端和所述第五电阻的第二端电连接，所述第四电容的第二端和所述第五电阻的第二端同时和所述运算放大器的第二输入端电连接，所述第三电容的第二端和所述第五电阻的第一端同时和所述第一晶体管的发射级电连接。
[0016]在本申请的一实施例中，还包括：纹波旁路模块，所述纹波旁路模块设置在所述第一晶体管的发射级和所述第二晶体管的发射级之间，所述纹波旁路模块用于对进入所述第一晶体管和所述第二晶体管的高频电流纹波进行分流。
[0017]在本申请的一实施例中，所述纹波旁路模块包括第一纹波旁路模块和第二纹波旁路模块，所述第一纹波旁路模块设置在所述参考地端和所述第一晶体管的发射级之间，所述第二纹波旁路模块设置在所述参考地端和所述第二晶体管的发射级之间。
[0018]在本申请的一实施例中，所述第一纹波旁路模块包括线性器件，所述线性器件设置在所述第一晶体管的发射级和所述参考地之间。
[0019]在本申请的一实施例中，所述第二纹波旁路模块包括线性器件，所述线性器件设置在所述第二晶体管的发射级和所述参考地之间。
[0020]在本申请的一实施例中，所述第一纹波旁路模块包括第一有源高通滤波器，所述第一有源高通滤波器包括第一附加运算放大器、第一旁路电阻、第一反馈电阻和第一附加电容，所述第一附加电容的第一端与所述第一晶体管的发射级电连接，所述第一附加电容的第二端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第一端与所述第一附加运算放大器的第一输入端电连接，所述第一反馈电阻的第二端与所述第一附加运算放大器的输出端电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗电磁干扰的带隙基准电路，其特征在于，包括：电压产生电路和阻抗补偿模块，其中，所述电压产生电路包括运算放大器、第一晶体管、第二晶体管、第一电阻、第二电阻和第三电阻，所述第一晶体管的基极和集电极与参考地端电连接，所述第一晶体管的发射级与第一电阻的第一端电连接，所述第二晶体管的基极和集电极与所述参考地端电连接，所述第二晶体管的发射级与第二电阻的第一端电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第一电阻的第二端和所述第三电阻的第二端同时与基准电压输出端电连接；所述运算放大器包括模拟地连接端、第一输入端和第二输入端，所述模拟地连接端与模拟地端电连接，所述运算放大器的第一输入端通过所述阻抗补偿模块与所述第二电阻的第二端电连接，所述运算放大器的第二输入端通过所述阻抗补偿模块与所述第一晶体管的发射级电连接，所述阻抗补偿模块用于补偿所述第一晶体管的第一交流阻抗和所述第二晶体管的第二交流阻抗之间的差异，其中，电磁干扰通过所述模拟地端耦合至所述运算放大器的第一输入端和第二输入端，并进入所述电压产生电路。2.如权利要求1所述的带隙基准电路，其特征在于，所述阻抗补偿模块包括第一阻抗补偿模块和第二阻抗补偿模块，所述运算放大器的第一输入端通过所述第一阻抗补偿模块与所述第一晶体管的发射级电连接，所述运算放大器的第二输入端通过所述第二阻抗补偿模块与所述第二电阻的第二端电连接。3.如权利要求2所述的带隙基准电路，其特征在于，所述第一阻抗补偿模块包括第一RC网络，所述第一RC网络包括多个第一RC元件，所述第一RC元件包括电阻和/或电容；所述第二阻抗补偿模块包括第二RC网络，所述第二RC网络包括多个第二RC元件，所述第二RC元件包括电阻和/或电容。4.如权利要求3所述的带隙基准电路，其特征在于，所述第一阻抗补偿模块被配置为根据第一仿真电路仿真所述运算放大器的第一输入端的第一交流特性曲线，所述第二阻抗补偿模块被配置为根据第二仿真电路仿真所述运算放大器的第二输入端的第二交流特性曲线，在仿真过程中通过分别调节所述第一RC网络的网络参数和所述第二RC网络的网络参数使所述第一交流特性曲线和所述第二交流特性曲线一致。5.如权利要求3所述的带隙基准电路，其特征在于，所述网络参数包括所述电阻的阻值、所述电阻的数量、所述电容的容抗值、所述电容的数量、所述电阻和所述电容的连接方式中的任意项。6.如权利要求3所述的带隙基准电路，其特征在于，所述第一RC网络包括第一电容、第二电容和第四电阻，所述第一电容的第一端接地，所述第一电容的第二端和所述第四电阻的第一端电连接，所述第二电容的第一端接地，所述第二电容的第二端和所述第四电阻的第二端电连接，所述第二电容的第二端和所述第四电阻的第二端同时和所述运算放大器的第一输入端电连接，所述第一电容的第二端和所述第四电阻的第一端同时和所述第二电阻的第二端电连接。7.如权利要求3所述的带隙基准电路，其特征在于，所述第二RC网络包括第三电容、第四电容和第五电阻，所述第三电容的第一端接地，所述第三电容的第二端和所述第五电阻的第一端电连接，所述第四电容的第一端接地，所述第四电容的第二端和所述第五电阻的
第二端电连接，所述第四电容的第二端和所述第五电阻的第二端同时和所述运算放大器的第二输入端电连接，所述第三电容的第二端和所述第五电阻的第一端同时和所述第一晶体管的发射级电连接。8.如权利要求1所述的带隙基准电路，其特征在于，还包括：纹波旁路模块，所述纹波旁路模块设置在所述第一晶体管的发射级和所述第二晶体管的发射级之间，所述纹波旁路模块用于对进入所述第一晶体管和所述第二晶体管的高频电流纹波进行分流。9.如权利要求8所述的带隙基准电路，其特征在于，所述纹波旁路模块包括第一纹波旁路模块和第二纹波旁路模块，所述第一纹波旁路模块设置在所述参考地端和所述第一晶体管的...

【专利技术属性】
技术研发人员：程坤，钱焯文，
申请(专利权)人：大唐恩智浦半导体徐州有限公司，
类型：发明
国别省市：