一种基准电路制造技术

本发明专利技术提供一种基准电路，包括：电压产生模块，用于根据正、负温度系数电压产生基准电压，及根据偏置电压调控正、负温度系数电压；斩波调制模块，连接电压产生模块的正、负电压端，用于根据斩波频率对正、负温度系数电压进行斩波调制；放大解调模块，连接斩波调制模块的两个输出端，用于对经过斩波调制的正、负温度系数电压进行运放处理后再根据斩波频率进行斩波解调并产生偏置电压，及根据斩波频率对放大解调模块中的放大器噪声进行斩波调制；陷波滤波模块，连接放大解调模块的输出端，用于在斩波频率点对放大器噪声进行陷波处理。通过本发明专利技术提供的基准电路，解决了现有基准电路存在基准噪声性能差的问题。准噪声性能差的问题。准噪声性能差的问题。

【技术实现步骤摘要】
一种基准电路


[0001]本专利技术涉及集成电路设计领域，特别是涉及一种基准电路。

技术介绍

[0002]传感器信号极其微弱(一般在nV～uV级别)，如图1所示，主流的信号处理采用高精度的前置放大器(pre
‑
amplifer)加模数转换器(ADC)实现，但前置放大器和ADC都要牺牲面积和功耗来保证性能。
[0003]由于基准电压的噪声特性会直接作用于ADC，影响其输出精度，因此，此种信号处理方案对基准电压及其噪声要求极高。
[0004]在前置放大器的增益较高(如>100倍)时，模拟输入信号被放大至较大水平，因此对后端ADC精度要求降低，从而对基准噪声要求也会降低，这时系统整体噪声性能主要由前置放大器的等效输入噪声(RTI)决定。
[0005]鉴于功耗、面积等各方面考量，有些情况下，前置放大器的增益较小(如<50倍)，这时对后端ADC的噪声要求随之增加，而ADC的噪声水平除了与本身的量化噪声、器件噪声有关，还与基准噪声水平相关，基准噪声优化在这种情况下就显得非常重要，系统设计时必须给予重视。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基准电路，用于解决现有基准电路存在基准噪声性能差的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种基准电路，所述基准电路包括：
[0008]电压产生模块，用于根据正温度系数电压和负温度系数电压产生基准电压并输出，以及，根据偏置电压调控所述正温度系数电压和所述负温度系数电压；
[0009]斩波调制模块，连接所述电压产生模块的正电压端和负电压端，用于根据斩波频率对所述正温度系数电压和所述负温度系数电压进行斩波调制；
[0010]放大解调模块，连接所述斩波调制模块的两个输出端，用于对经过斩波调制的正温度系数电压和负温度系数电压进行运放处理后再根据斩波频率进行斩波解调并产生所述偏置电压，以及，根据斩波频率对所述放大解调模块中的放大器噪声进行斩波调制；
[0011]陷波滤波模块，连接所述放大解调模块的输出端，用于在斩波频率点对所述放大器噪声进行陷波处理。
[0012]可选地，所述电压产生模块包括：第一MOS管、第二MOS管、第一电阻、第二电阻、第一三极管及第二三极管；所述第一MOS管的栅极和所述第二MOS管的栅极连接偏置电压，所述第一MOS管的源极和所述第二MOS管的源极连接电源电压，所述第一MOS管的漏极连接所述第一电阻的第一端并作为所述电压产生模块的正电压端，所述第二MOS管的漏极连接所述第二电阻的第一端并作为所述电压产生模块的输出端；所述第一电阻的第二端连接所述第一三极管的发射极；所述第二电阻的第二端连接所述第二三极管的发射极并作为所述电
压产生模块的负电压端；所述第一三极管的基极与其集电极相连并接地；所述第二三极管的基极与其集电极相连并接地。
[0013]可选地，所述斩波调制模块包括：第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关；所述第一斩波开关的第一端与所述第三斩波开关的第一端相连并连接所述电压产生模块的正电压端，所述第二斩波开关的第一端与所述第四斩波开关的第一端相连并连接所述电压产生模块的负电压端，所述第一斩波开关的第二端与所述第二斩波开关的第二端相连并作为所述斩波调制模块的第一输出端，所述第三斩波开关的第二端与所述第四斩波开关的第二端相连并作为所述斩波调制模块的第二输出端；其中，所述第一斩波开关和所述第四斩波开关受控于第一时钟，所述第二斩波开关和所述第三斩波开关受控于第二时钟，所述第一时钟和所述第二时钟互为一组反相时钟。
[0014]可选地，所述放大解调模块包括：第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关；所述第三MOS管的栅极连接栅控电压，源极连接电源电压，漏极连接所述第四MOS管的源极和所述第五MOS管的源极；所述第四MOS管的栅极和所述第五MOS管的栅极对应连接所述斩波调制模块的两个输出端，所述第四MOS管的漏极连接所述第六MOS管的漏极、所述第五斩波开关的第一端和所述第六斩波开关的第一端，所述第五MOS管的漏极连接所述第七MOS管的漏极、所述第七斩波开关的第一端和所述第八斩波开关的第一端；所述第六MOS管的栅极连接所述第七MOS管的栅极，所述第六MOS管的源极和所述第七MOS管的源极接地；所述第五斩波开关的第二端连接所述第七斩波开关的第二端并连接所述第六MOS管的栅极，所述第六斩波开关的第二端连接所述第八斩波开关的第二端并作为所述放大解调模块的输出端；其中，所述第五斩波开关和所述第八斩波开关受控于第一时钟，所述第六斩波开关和所述第七斩波开关受控于第二时钟，所述第一时钟和所述第二时钟互为一组反相时钟；
[0015]或者，所述放大解调模块包括：第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第五斩波开关、第六斩波开关、第七斩波开关、第八斩波开关、第九斩波开关、第十斩波开关、第十一斩波开关及第十二斩波开关；所述第三MOS管的栅极和所述第四MOS管的栅极对应连接所述斩波调制模块的两个输出端，所述第三MOS管的源极和所述第四MOS管的源极连接所述第五MOS管的漏极，所述第三MOS管的漏极连接所述第十二MOS管的漏极，所述第四MOS管的漏极连接所述第十三MOS管的漏极；所述第五MOS管的栅极连接第一栅控电压，源极连接所述第六MOS管的源极和所述第七MOS管的源极并连接电源电压；所述第六MOS管的栅极连接所述第七MOS管的栅极并连接第二栅控电压，所述第六MOS管的漏极连接所述第五斩波开关的第一端和所述第七斩波开关的第一端，所述第七MOS管的漏极连接所述第六斩波开关的第一端和所述第八斩波开关的第一端；所述第五斩波开关的第二端与所述第六斩波开关的第二端相连并连接所述第八MOS管的源极，所述第七斩波开关的第二端与所述第八斩波开关的第二端相连并连接所述第九MOS管的源极；所述第八MOS管的栅极连接所述第九MOS管的栅极并连接第三栅控电压，所述第八MOS管的漏极连接所述第十MOS管的漏极、所述第九斩波开关的第一端和所述第十斩波开关的第一端，所述第九MOS管的漏极连接所述第十一MOS管的漏极、所述第十一斩波开关的第一端和所述第十二斩波开关的第一端；所述第十MOS管的栅极连接所述第十一MOS管的栅极并连接第四栅控电压，所述第十MOS管的源极连
接所述第十二MOS管的漏极，所述第十一MOS管的源极连接所述第十三MOS管的漏极；所述第十二MOS管的栅极连接所述第十三MOS管的栅极，所述第十二MOS管的源极和所述第十三MOS管的源极接地；所述第九斩波开关的第二端连接所述第十一斩波开关的第二端并连接所述第十二MOS管的栅极，所述第十斩波开关的第二端连接所述第十二斩波开关的第二端并作为所述放大解调模块的输出端；其中，所述第五斩本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基准电路，其特征在于，所述基准电路包括：电压产生模块，用于根据正温度系数电压和负温度系数电压产生基准电压并输出，以及，根据偏置电压调控所述正温度系数电压和所述负温度系数电压；斩波调制模块，连接所述电压产生模块的正电压端和负电压端，用于根据斩波频率对所述正温度系数电压和所述负温度系数电压进行斩波调制；放大解调模块，连接所述斩波调制模块的两个输出端，用于对经过斩波调制的正温度系数电压和负温度系数电压进行运放处理后再根据斩波频率进行斩波解调并产生所述偏置电压，以及，根据斩波频率对所述放大解调模块中的放大器噪声进行斩波调制；陷波滤波模块，连接所述放大解调模块的输出端，用于在斩波频率点对所述放大器噪声进行陷波处理。2.根据权利要求1所述的基准电路，其特征在于，所述电压产生模块包括：第一MOS管、第二MOS管、第一电阻、第二电阻、第一三极管及第二三极管；所述第一MOS管的栅极和所述第二MOS管的栅极连接偏置电压，所述第一MOS管的源极和所述第二MOS管的源极连接电源电压，所述第一MOS管的漏极连接所述第一电阻的第一端并作为所述电压产生模块的正电压端，所述第二MOS管的漏极连接所述第二电阻的第一端并作为所述电压产生模块的输出端；所述第一电阻的第二端连接所述第一三极管的发射极；所述第二电阻的第二端连接所述第二三极管的发射极并作为所述电压产生模块的负电压端；所述第一三极管的基极与其集电极相连并接地；所述第二三极管的基极与其集电极相连并接地。3.根据权利要求1所述的基准电路，其特征在于，所述斩波调制模块包括：第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关；所述第一斩波开关的第一端与所述第三斩波开关的第一端相连并连接所述电压产生模块的正电压端，所述第二斩波开关的第一端与所述第四斩波开关的第一端相连并连接所述电压产生模块的负电压端，所述第一斩波开关的第二端与所述第二斩波开关的第二端相连并作为所述斩波调制模块的第一输出端，所述第三斩波开关的第二端与所述第四斩波开关的第二端相连并作为所述斩波调制模块的第二输出端；其中，所述第一斩波开关和所述第四斩波开关受控于第一时钟，所述第二斩波开关和所述第三斩波开关受控于第二时钟，所述第一时钟和所述第二时钟互为一组反相时钟。4.根据权利要求1所述的基准电路，其特征在于，所述放大解调模块包括：第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关；所述第三MOS管的栅极连接栅控电压，源极连接电源电压，漏极连接所述第四MOS管的源极和所述第五MOS管的源极；所述第四MOS管的栅极和所述第五MOS管的栅极对应连接所述斩波调制模块的两个输出端，所述第四MOS管的漏极连接所述第六MOS管的漏极、所述第五斩波开关的第一端和所述第六斩波开关的第一端，所述第五MOS管的漏极连接所述第七MOS管的漏极、所述第七斩波开关的第一端和所述第八斩波开关的第一端；所述第六MOS管的栅极连接所述第七MOS管的栅极，所述第六MOS管的源极和所述第七MOS管的源极接地；所述第五斩波开关的第二端连接所述第七斩波开关的第二端并连接所述第六MOS管的栅极，所述第六斩波开关的第二端连接所述第八斩波开关的第二端并作为所述放大解调模块的输出端；其中，所述第五斩波开关和所述第八斩波开关受控于第一时钟，所述第六斩波开关和所述第七斩波开关受控于第二时钟，所述第一时钟和所述第二时钟互为一组反
相时钟；或者，所述放大解调模块包括：第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第五斩波开关、第六斩波开关、第七斩波开关、第八斩波开关、第九斩波开关、第十斩波开关、第十一斩波开关及第十二斩波开关；所述第三MOS管的栅极和所述第四MOS管的栅极对应连接所述斩波调制模块的两个输出端，所述第三MOS管的源极和所述第四MOS管的源极连接所述第五MOS管的漏极，所述第三MOS管的漏极连接所述第十二MOS管的漏极，所述第四MOS管的漏极连接所述第十三MOS管的漏极；所述第五MOS管的栅极连接第一栅控电压，源极连接所述第六MOS管的源极和所述第七MOS管的源极并连接电源电压；所述第六MOS管的栅极连接所述第七MOS管的栅极并连接第二栅控电压，所述第六MOS管的漏极连接所述第五斩波开关的第一端和所述第七斩波开关的第一端，所述第七MOS管的漏极连接所述第六斩波开关的第一端和所述第八斩波开关的第一端；所述第五斩波开关的第二端与所述第六斩波开关的第二端相连并连接所述第八MOS管的源极，所述第七斩波开关的第二端与所述第八斩波开关的第二端相连并连接所述第九MOS管的源极；所述第八MOS管的栅极连接所述第九MOS管的栅极并连接第三栅控电压，所述第八MOS管的漏极连接所述第十MOS管的漏极、所述第九斩波开关的第一端和所述第十斩波开关的第一端，所述第九MOS管的漏极连接所述第十一MOS管的漏极、所述第十一斩波开关的第一端和所述第十二斩波开关的第一端；所述第十MOS管的栅极连接所述第十一MOS管的栅极并连接第四栅控电压，所述第十MOS管的源极连接所述第十二MOS管的漏极，所述第十一MOS管的源极连接所述第十三MOS管的漏极；所述第十二MOS管的栅极连接所述第十三MOS管的栅极，所述第十二MOS管的源极和所述第十三MOS管的源极接地；所述第九斩波开关的第二端连接所述第十一斩波开关的第二端并连接所述第十二MOS管的栅极，所述第十斩波开关的第二端连接所述第十二斩波开关的第二端并作为所述放大解调模块的输出端；其中，所述第五斩波开关、所述第八斩波开关、所述第九斩波开关、所述第十二斩波开关受控于第一时钟，所述第六斩波开关、所述第七斩波开关、所述第十斩波开关、所述第十一斩波开关受控于第二时钟，所述第一时钟和所述第二时钟互为一组反相时钟。5.根据权利要求1所述的基准电路，其特征在于，所述陷波滤波模块包括：第三电阻、第四电阻、第五电阻、第一电容、第二电容及第三电容；所述第三电阻的第一端连接所述第一电容的第一端并连接所述放大解调模块的输出端，第二端连接所述第四电阻的第一端和所述第二电容的第一端；所述第一电容的第二端连接所述第三电容的第一端和所述第五电阻的第一端；所述第四电阻的第二端连接所述第三电容的第二端并作为所述陷波滤波模块的输出端；所述第二电容的第二端接地；所述第五电阻的第二端接地；其中，所述第三电阻、所述第四电阻和所述第五电阻采用开关电容电路实现，所述开关电容电路中开关的控制时钟与斩波时钟除频相移45
°
。6.根据权利要求1
‑
5任一项所述的基准电路，其特征在于，所述基准电路还包括：输出驱动模块，连接所述电压产生模块的输出端，用于增强所述基准电压的负载驱动能力。7...

【专利技术属性】
技术研发人员：李琛，荆二荣，徐德辉，
申请(专利权)人：上海烨映微电子科技股份有限公司，
类型：发明
国别省市：