电容器封装结构及其制备方法技术

本发明专利技术提供一种电容器封装结构及其制备方法，制备方法包括：提供基板及芯片电容器，并于基板上贴装芯片电容器；于基板及芯片电容器上形成第一塑封层，第一塑封层的高度高于芯片电容器，形成封装结构；于封装结构上形成开孔；于开孔内形成扇出金属引线；于封装结构上形成第二塑封层，第二塑封层的高度高于扇出金属引线。本发明专利技术先将芯片电容器进行塑封，再进行开孔，可以减小封装的尺寸，使得封装后的尺寸和芯片电容器的尺寸基本保持一致，满足各种通用尺寸的规格要求，还可以提高芯片电容器的可靠性；通过扇出金属引线，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高。高。高。

【技术实现步骤摘要】
电容器封装结构及其制备方法


[0001]本专利技术涉及半导体先进封装
，特别是涉及一种电容器封装结构及其制备方法。

技术介绍

[0002]小型化电容器主要有片式多层陶瓷电容器(Multi
‑
layer Ceramic Capacitors，MLCC)和芯片电容器两大类，芯片电容器又包括硅基芯片电容器及陶瓷芯片电容器。其中MLCC由于其制作成本低，并且采用表面贴装技术(Surface Mounted Technology，SMT)直接贴装，使用便捷，因此一直是主流使用的小型化电容器。MLCC体积相对芯片电容器体积大，在微组装、芯片封装等对尺寸要求高的产品中无法使用；并且，芯片电容器由于其自身的电容介质不是陶瓷浆料，因此芯片电容器具有更好的Q值，更小的寄生电阻及寄生电感；但是，芯片电容器由于其芯片的形态，使用过程一般要求进行贴片(Die bond)和打线(Wire bond)，对使用环境要求较高，工艺处理工序也相对复杂。
[0003]为避免芯片电容器的贴片和打线工序，硅基电容器一般采用在电容器上做植球(Bump)，形成芯片级封装(Chip Scale Package，CSP)，从而可以直接通过SMT工艺进行贴装，方便使用。但硅基电容器的CSP封装尺寸为芯片尺寸，和通用的封装结构尺寸无法保持一致，此外，CSP封装的可靠性不如MLCC的封装，CSP封装一般无法在可靠性要求高的产品上使用，例如车规。
[0004]鉴于以上，有必要提供一种电容器封装结构及其制备方法，用以解决现有技术的硅基电容器的寄生电阻大、封装尺寸大、可靠性差的问题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电容器封装结构及其制备方法，用以解决现有技术的硅基电容器的寄生电阻大、封装尺寸大、可靠性差的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种电容器封装结构的制备方法，所述电容器封装结构的制备方法包括：
[0007]S1：提供基板及芯片电容器，并于所述基板上贴装所述芯片电容器，进行固晶；
[0008]S2：于所述基板及所述芯片电容器上形成第一塑封层，将所述基板及所述芯片电容器包裹其中，所述第一塑封层的高度高于所述芯片电容器，形成封装结构；
[0009]S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线，所述扇出金属引线一端连接所述芯片电容器，另一端从所述基板旁引出所述第一塑封层；
[0010]S4：于所述封装结构上形成第二塑封层，将所述扇出金属引线包裹其中，所述第二塑封层的高度高于所述扇出金属引线。
[0011]可选地，所述芯片电容器的数量大于等于1。
[0012]可选地，当所述芯片电容器的数量大于等于2时，在步骤S1后，还包括：于所述芯片
电容器上依次贴装其他所述芯片电容器，进行固晶，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
[0013]可选地，所述芯片电容器为硅基芯片电容器。
[0014]可选地，所述第一塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；所述第二塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层。
[0015]可选地，形成所述第一塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种；形成所述第二塑封层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
[0016]可选地，形成所述扇出金属引线的方法为化学镀法或电镀法。
[0017]可选地，所述扇出金属引线的高度不超过1cm；所述扇出金属引线的材料包括金属铜。
[0018]本专利技术还提供一种电容器封装结构，所述电容器封装结构包括：
[0019]基板、芯片电容器、扇出金属引线及封装层；
[0020]所述封装层将所述基板、所述芯片电容器及所述扇出金属引线包裹其中；
[0021]所述扇出金属引线一端与所述芯片电容器连接，另一端从所述基板旁引出所述封装层。
[0022]可选地，所述芯片电容器的数量大于等于1；当所述芯片电容器的数量大于等于2时，所述芯片电容器依次向远离所述基板的方向堆叠，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。
[0023]如上所述，本专利技术的电容器封装结构及其制备方法，具有以下有益效果：
[0024]本专利技术的制备方法先将芯片电容器进行塑封，再进行开孔，可以大大减小封装的尺寸，使得封装后的尺寸和芯片电容器的尺寸基本保持一致，并且可以满足各种通用尺寸的规格要求，而且，通过本专利技术的封装结构大大提高芯片电容器的可靠性；本专利技术的制备方法通过扇出金属引线，缩短了信号传输路径，也减小了寄生电阻等参数，并且避免了打线工艺过程中的悬浮引线，可靠性也可以得到进一步的提高；本专利技术的制备方法成本低，无需开模，制造工艺具有很好的灵活性；本专利技术的封装结构简化了芯片电容器后续的使用步骤，使其更加便捷，并且兼具芯片电容器性能优异的特点。
附图说明
[0025]图1显示为本专利技术的电容器封装结构的制备方法流程示意图。
[0026]图2显示为单片硅基芯片电容器的结构示意图。
[0027]图3显示为本专利技术的电容器封装结构的制备方法的步骤S1所呈现的结构示意图。
[0028]图4显示为本专利技术的电容器封装结构的制备方法的步骤S2所呈现的结构示意图。
[0029]图5显示为本专利技术的电容器封装结构的制备方法的步骤S3所呈现的结构示意图。
[0030]图6显示为本专利技术的电容器封装结构的制备方法的步骤S4所呈现的结构示意图。
[0031]图7显示为本专利技术的多层堆叠的电容器封装结构的结构示意图。
[0032]元件标号说明
[0033]1，基板；2，芯片电容器；21，第一电极；22，硅衬底；23，介质层；24，第二电极；3，第
一塑封层；4，扇出金属引线；5，第二塑封层；6，第二芯片电容器。
具体实施方式
[0034]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0035]如在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。
[0036]为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个结构或特征与其他结构或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容器封装结构的制备方法，其特征在于，所述电容器封装的制备方法包括：S1：提供基板及芯片电容器，并于所述基板上贴装所述芯片电容器，进行固晶；S2：于所述基板及所述芯片电容器上形成第一塑封层，将所述基板及所述芯片电容器包裹其中，所述第一塑封层的高度高于所述芯片电容器，形成封装结构；S3：于所述封装结构上形成开孔，并于所述开孔内形成金属柱，作为扇出金属引线，所述扇出金属引线一端连接所述芯片电容器，另一端从所述基板旁引出所述第一塑封层；S4：于所述封装结构上形成第二塑封层，将所述扇出金属引线包裹其中，所述第二塑封层的高度高于所述扇出金属引线。2.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述芯片电容器的数量大于等于1。3.根据权利要求2所述的电容器封装结构的制备方法，其特征在于，当所述芯片电容器的数量大于等于2时，在步骤S1后，还包括：于所述芯片电容器上依次贴装其他所述芯片电容器，进行固晶，所述芯片电容器的尺寸大小由靠近所述基板的方向向远离所述基板的方向依次减小。4.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述芯片电容器为硅基芯片电容器。5.根据权利要求1所述的电容器封装结构的制备方法，其特征在于：所述第一塑封层包括聚酰亚胺层、硅胶层及环氧树脂层中的...

【专利技术属性】
技术研发人员：徐德辉，
申请(专利权)人：上海烨映微电子科技股份有限公司，
类型：发明
国别省市：