半导体封装结构及封装方法技术

本发明专利技术公开了一种半导体封装结构及封装方法，该封装结构包括：半导体芯片，具有钝化层，该钝化层至少部分覆盖半导体芯片的第一表面并露出焊盘；绝缘层，形成于钝化层之上，且绝缘层上设置有开口；金属块，位于开口内，且金属块部分覆盖开口的底部；凸块，形成于开口位置，该凸块通过开口及金属块与焊盘电连接。本发明专利技术通过在金属柱下方的聚亚酰胺层开口内额外设置金属块，从而弥补了该开口位置的高度差，能够改善器件的性能和使用寿命。够改善器件的性能和使用寿命。够改善器件的性能和使用寿命。

【技术实现步骤摘要】
半导体封装结构及封装方法


[0001]本专利技术涉及半导体封装
，具体涉及一种半导体封装结构及封装方法。

技术介绍

[0002]随着半导体芯片的高度集成化、高性能化和高速化，对半导体封装技术的要求越来越高，小型化大规模生产已经成为半导体封装的发展趋势。传统的以打线接合方式将半导体芯片与其他元件相接合的电子封装技术已经无法满足目前的需求，以凸块作为芯片与其他元件接合的覆晶接合技术应运而生。
[0003]然而，如图1所示，目前倒装产品(如半导体封装1)为降低封装应力，会在凸块16(包括铜柱161及位于铜柱161上方的锡帽162)下方增加一层聚亚酰胺(PI)层14，经凸块制程后，由于PI层14的开口位置的高度差的原因，该凸块16的顶部Cu、Sn界面会存在凹陷，在后期封装过程中倒装后进行热制程时，会在该Cu、Sn界面共金产生void(如气泡)，并聚集在该凹陷位置无法溢出，进而影响产品导电性能及可靠性。
[0004]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

[0005]为了解决上述技术问题，本专利技术提供了一种半导体封装结构及封装方法，其中，在聚亚酰胺层开口内额外设置金属块，从而弥补该开口位置的高度差，改善器件的性能和使用寿命。
[0006]根据本公开第一方面，提供了一种半导体封装结构，包括：半导体芯片，所述半导体芯片具有钝化层，所述钝化层覆盖于所述半导体芯片的第一表面并暴露出焊盘；
[0007]绝缘层，形成于所述钝化层之上，且所述绝缘层设置有开口；
[0008]金属块，位于所述开口内，且金属块部分覆盖所述开口的底部；
[0009]凸块，形成于所述开口位置，所述凸块通过所述开口及所述金属块与所述焊盘电连接。
[0010]可选地，所述凸块的底部覆盖所述开口的底部、所述开口内的金属块的顶部以及部分绝缘层。
[0011]可选地，所述金属块位于所述开口底部的中央区域。
[0012]可选地，所述凸块包括第一金属柱以及位于所述第一金属柱顶部的金属帽。
[0013]可选地，所述金属块的厚度与所述绝缘层的厚度之差小于一预设值。
[0014]可选地，所述开口位于所述焊盘位置上方。
[0015]可选地，还包括：
[0016]位于所述焊盘和所述绝缘层之间的重布线层，所述开口位于所述重布线层上方，所述凸块通过所述开口、所述金属块及所述重布线层与所述焊盘电连接。
[0017]可选地，所述绝缘层包括聚酰亚胺层或聚苯并恶唑层。
[0018]根据本公开第二方面，提供了一种半导体封装方法，包括：
[0019]提供半导体芯片，所述半导体芯片具有钝化层，所述钝化层覆盖于所述半导体芯片的第一表面并暴露出焊盘；
[0020]于所述钝化层上方形成具有开口的绝缘层以及位于所述开口内、并与所述焊盘电连接的金属块；
[0021]于所述开口位置形成覆盖所述开口的底部、所述金属块的顶部以及部分绝缘层的凸块，以使得所述凸块通过开口及所述金属块与所述焊盘电连接。
[0022]可选地，形成具有开口的绝缘层和所述金属块的方法包括：
[0023]形成与所述焊盘电连接的金属块；
[0024]形成覆盖所述钝化层和所述金属块的绝缘层；
[0025]去除所述金属块上方及周边一定区域内的绝缘层部分，以形成所述开口而外露所述金属块。
[0026]可选地，形成具有开口的绝缘层和所述金属块的方法包括：
[0027]于所述钝化层上方形成所述具有开口的绝缘层；
[0028]在所述开口内形成所述金属块。
[0029]可选地，所述金属块形成于所述开口底部的中央区域。
[0030]可选地，形成所述绝缘层以及所述金属块之前，还包括：
[0031]形成位于所述钝化层之上的重布线层，所述开口位于所述重布线层上方，所述凸块通过所述开口、所述金属块及所述重布线层与所述焊盘电连接。
[0032]本专利技术的有益效果至少包括：
[0033]本专利技术实施例在形成凸块之前，通过在待形成的凸块下方预先形成具有预定高度的金属块，可以弥补后续在形成绝缘层上开口的制程中带来的开口高度差，从而能够减小在形成凸块时于其金属柱与金属帽的交界面处出现的凹陷程度，或者避免在形成凸块时于其金属柱与金属帽的交界面处出现凹陷，改善了凸块的性能，最终可以改善器件的性能和使用寿命。
[0034]应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
附图说明
[0035]图1示出现有的一种半导体封装结构的剖面图；
[0036]图2(a)至图2(g)示出根据本专利技术第一实施例提供的在半导体芯片的焊盘上形成凸块的各处理步骤对应的剖面图；
[0037]图3(a)至图3(g)示出根据本专利技术第二实施例提供的在半导体芯片的焊盘上形成凸块的各处理步骤对应的剖面图；
[0038]图4示出根据本专利技术第三实施例提供的半导体封装结构的剖面图。
具体实施方式
[0039]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全
面。
[0040]例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0041]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
[0042]半导体结构(也可称为半导体装置或半导体器件)一般使用两个复杂的制造工艺来制造：前端制造和后端制造。前端制造涉及多个管芯在半导体晶片的表面上的形成。晶片上的每个管芯包含有源和无源电气部件，其被电气连接以形成功能电气电路。有源电气部件诸如晶体管和二极管，具有控制电流的流动的能力。无源电气部件诸如电容器、电感器和电阻器创建用以执行电气电路功能所必要的在电压与电流之间的关系。
[0043]有源和无源部件通过包括掺杂、沉积、光刻、刻蚀以及平坦化的一系列工艺步骤而被形成在半导体晶片的表面之上。掺杂通过诸如离子注入或热扩散的技术将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其中，包括：半导体芯片，所述半导体芯片具有钝化层，所述钝化层覆盖于所述半导体芯片的第一表面并暴露出焊盘；绝缘层，形成于所述钝化层之上，且所述绝缘层设置有开口；金属块，位于所述开口内，且金属块部分覆盖所述开口的底部；凸块，形成于所述开口位置，所述凸块通过所述开口及所述金属块与所述焊盘电连接。2.根据权利要求1所述的半导体封装结构，其中，所述凸块的底部覆盖所述开口的底部、所述开口内的金属块的顶部以及部分绝缘层。3.根据权利要求1所述的半导体封装结构，其中，所述金属块位于所述开口底部的中央区域。4.根据权利要求1所述的半导体封装结构，其中，所述凸块包括第一金属柱以及位于所述第一金属柱顶部的金属帽。5.根据权利要求1所述的半导体封装结构，其中，所述金属块的厚度与所述绝缘层的厚度之差小于一预设值。6.根据权利要求1所述的半导体封装结构，其中，所述开口位于所述焊盘位置上方。7.根据权利要求1所述的半导体封装结构，其中，还包括：位于所述焊盘和所述绝缘层之间的重布线层，所述开口位于所述重布线层上方，所述凸块通过所述开口、所述金属块及所述重布线层与所述焊盘电连接。8.根据权利要求1所述的半导体封装结构，其中，所述绝缘层包括聚酰亚胺层或聚苯并恶唑层。9.一种半导体封装方法，其中，包括：提供半导体芯...

【专利技术属性】
技术研发人员：许飞，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：