一种凸形碳化硅JBS器件及其制备方法、芯片技术

本申请属于功率器件技术领域，提供了一种凸形碳化硅JBS器件及其制备方法、芯片，在N型外延层的正面形成多个侧壁设有第一氮化硅层的第二凹槽，然后在多晶硅掩膜层以及第一氮化硅层的掩蔽下，对N型外延层进行P型掺杂离子注入，以在N型外延层的正面形成多个位于第二凹槽的底部的第一P型掺杂区和多个位于相邻的第二凹槽之间的第二P型掺杂区，然后去除第一氮化硅层和多晶硅掩膜层形成第三凹槽，在第三凹槽的基础上形成欧姆金属层和金属保护层，然后在去除第三凹槽侧壁的第二氮化硅层的基础上形成肖特基合金层，使得沟槽侧壁和底部形成肖特基结，可以在小元胞尺寸下形成高肖特基占比的器件，实现低VF、低漏电流的碳化硅JBS器件。低漏电流的碳化硅JBS器件。低漏电流的碳化硅JBS器件。

【技术实现步骤摘要】
一种凸形碳化硅JBS器件及其制备方法、芯片


[0001]本申请属于功率器件
，尤其涉及一种凸形碳化硅JBS器件及其制备方法、芯片。

技术介绍

[0002]碳化硅MPS是融合PN结及肖特基的器件，其基本元胞结构是在2个PN结之间插入肖特基结构，通过2个PN结夹断电场，降低肖特基处的电场强度，结具备较低的反向恢复时间及超软的恢复特性，相比JBS器件，PN结需要额外制备欧姆接触，在正向开启时，有助于提升浪涌电流，被广泛应用在电源领域中。在碳达峰、碳中和的时代背景下，对该器件的需求越来越广泛，同时对该器件的性能提出低VF低漏电流的要求。
[0003]然而，在电流密度相同及低漏电流的情况下，可以通过增加芯片的面积降低VF，但增加了芯片成本，市场很难接受；也可以增加肖特基元胞的尺寸，虽然提升了电流密度，但漏电流随之变大；另外也可以通过剪薄技术，降低欧姆接触电阻，有利于降低VF，但容易产生碎片，不利于经济成本；也可以通过光刻及刻蚀技术使PN结注入区在1μm以下，但现阶段该器件主要在4
‑
6寸线进行生产，光刻及刻蚀线宽达不到设计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种凸形碳化硅JBS器件的制备方法，其特征在于，所述制备方法包括：在碳化硅衬底上形成N型外延层，并在所述N型外延层上形成硬质掩膜层；其中，所述硬质掩膜层包括多个第一凹槽，且多个所述第一凹槽深入至所述N型外延层；在所述硬质掩膜层上沉积多晶硅材料后并进行刻蚀，以在所述第一凹槽的侧壁形成侧壁掩膜层；去除所述硬质掩膜层形成多晶硅掩膜层，并在所述多晶硅掩膜层的掩蔽下刻蚀所述N型外延层，以在所述N型外延层的正面形成多个第二凹槽；沉积氮化硅材料并进行刻蚀处理，以在所述第二凹槽的侧壁形成第一氮化硅层；在所述多晶硅掩膜层以及所述第一氮化硅层的掩蔽下，对所述N型外延层进行P型掺杂离子注入，以在所述N型外延层的正面形成多个第一P型掺杂区和多个第二P型掺杂区；其中，所述第一P型掺杂区位于所述第二凹槽的底部，所述第二P型掺杂区位于相邻的所述第二凹槽之间；去除所述第一氮化硅层和所述多晶硅掩膜层并在沉积碳膜后高温退火处理，以在相邻的所述第二P型掺杂区之间形成第三凹槽；在所述第三凹槽内沉积氮化硅材料，以在所述第三凹槽的侧壁形成第二氮化硅层；沉积欧姆金属材料以在所述第三凹槽、所述第二氮化硅层表面以及所述第二P型掺杂区的表面形成欧姆金属层，沉积金属保护材料以在所述欧姆金属层表面形成金属保护层，并去除所述第二氮化硅层表面以及所述第二P型掺杂区的表面的金属材料；刻蚀去除所述第二氮化硅层形成第四凹槽，并在所述第四凹槽内沉积肖特基金属材料形成肖特基合金层。2.如权利要求1所述的制备方法，其特征在于，所述在碳化硅衬底上形成N型外延层，并在所述N型外延层上形成硬质掩膜层的步骤包括：在所述碳化硅衬底上通过外延生长形成所述N型外延层；在所述N型外延层的表面沉积氧化硅材料形成所述硬质掩膜层，并对所述硬质掩膜层在1
‑
2um的线宽下进行刻蚀处理，以在所述硬质掩膜层上形成多个深入至所述N型外延层的所述第一凹槽。3.如权利要求1所述的制备方法，其特征在于，所述在所述硬质掩膜层上沉积多晶硅材料后并进行刻蚀，以在所述第一凹槽的侧壁形成侧壁掩膜层的步骤包括：在所述硬质掩膜层上沉积...

【专利技术属性】
技术研发人员：张益鸣，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：