一种比较器、模数转换器及控制比较器的方法技术

本发明专利技术公开了一种比较器、模数转换器及控制比较器的方法，其中的比较器包括：预放大电路，包括至少两个级联的运算放大器，用以放大输入信号；锁存电路，与预放大电路相连接，用以根据预放大电路的输出电压确定比较器的输出结果；运算放大器均包括与驱动电源的高电平输出端相连接的尾电流源和尾电流源开关，运算放大器均具有尾电流源开关导通，运算放大器持续放大输入信号的比较器为静态比较器第一状态，以及尾电流源开关受周期开关信号控制，比较器为动态比较器的第二状态。本发明专利技术中的比较器，能够达到高速高精度低功耗的效果。能够达到高速高精度低功耗的效果。能够达到高速高精度低功耗的效果。

【技术实现步骤摘要】
一种比较器、模数转换器及控制比较器的方法


[0001]本专利技术涉及模拟集成电路
，尤其涉及到一种比较器、一种模数转换器和一种控制比较器的方法。

技术介绍

[0002]比较器是一种将输入信号与参考信号作比较然后产生逻辑输出电平的模块，其广泛的应用于模拟信号到数字信号的转换中，并且是混合信号电路设计中的一个关键模块。在模拟信号到数字信号的转换中，比较器的速度是整体转换速度的一个限制因素。目前，比较器一般分为静态比较器和动态比较器，其中，静态比较器会不断的比较两个输入信号，而不需要任何时钟信号来控制时序或者使能，精度较高，但同时也具有功耗大、速度相对较慢的缺点；而动态比较器根据时钟翻转切换工作状态，功耗较小，但是具有失调电压大精度相对较低的缺点。
[0003]因此，提供一种高精度低功耗的比较器成为亟待解决的问题。

技术实现思路

[0004]因此，为了解决现有技术中出现的上述问题，本申请提供了一种高精度低功耗的比较器及其控制方法，以及对应的模数转换器。
[0005]为此，根据第一方面，本专利技术提供了一种比较器，包括：
[0006]预放大电路，包括至少两个级联的运算放大器，用以放大输入信号；
[0007]锁存电路，与预放大电路相连接，用以根据预放大电路的输出电压确定比较器的输出结果；
[0008]运算放大器均包括与驱动电源的高电平输出端相连接的尾电流源和尾电流源开关，运算放大器均具有尾电流源开关导通，运算放大器持续放大输入信号的比较器为静态比较器的第一状态，以及尾电流源开关受周期开关信号控制，比较器为动态比较器的第二状态。
[0009]进一步地，相邻运算放大器之间均串联有失调消除电容；
[0010]预放大电路中的第一级运算放大器的两个输入端分别连接有一对第一开关，且第一开关的另一端与共模电压的输出端相连接；
[0011]预放大电路中的第一级运算放大器的两个输出端分别连接有一对第二开关，且第二开关的另一端与共模电压的输出端相连接；
[0012]预放大电路中的其他运算放大器的正相输入端和反相输出端之间，以及反相输入端和正相输出端分别连接有一对第三开关；
[0013]比较器的失调消除为在第一开关和第二开关导通，比较器的两个输入端之间的电压稳定至共模电压后，断开第二开关进行。
[0014]进一步地，预放大电路包括三级运算放大器，分别为第一放大器、第二放大器和第三放大器，第一放大器和第二放大器的结构相同，第一放大器包括：
[0015]PMOS管QP1，其漏极与驱动电源的高电平输出端VDD相连接，栅极与第一偏置电压的输出端Bias1相连接；
[0016]PMOS管QP2，其漏极与PMOS管QP1的源极相连接，栅极与使能开关信号enable相连接；
[0017]PMOS管QP3和PMOS管QP4，二者的漏极均与PMOS管QP2的源极相连接，PMOS管QP3的栅极接入正相输入端Vip，PMOS管QP4的栅极接入反相输入端Vin；
[0018]PMOS管QP5和PMOS管QP6，二者的栅极均与第二偏置电压的输出端Bias2相连接；PMOS管QP5的漏极与PMOS管QP3的源极相连接，PMOS管QP5的源极与反相输出端Von相连接；PMOS管QP6的漏极与PMOS管QP4的源极相连接，PMOS管QP6的源极与正相输出端Vop相连接；
[0019]NMOS管QN1和NMOS管QN2，二者的源极均与驱动电源的低电平输出端VSS相连接，NMOS管QN1的栅极和漏极以及NMOS管QN2的漏极均与反相输出端Von相连接，NMOS管QN2的栅极与正相输出端Vop相连接；
[0020]NMOS管QN3和NMOS管QN4，二者的源极均与驱动电源的低电平输出端VSS相连接，NMOS管QN3的栅极和漏极以及NMOS管QN4的漏极均与正相输出端Vop相连接，NMOS管QN4的栅极与反相输出端Von相连接。
[0021]进一步地，NMOS管QN1和NMOS管QN2的gm值大于NMOS管QN3和NMOS管QN4的gm值。
[0022]进一步地，第一放大器还包括：
[0023]NMOS管QN5，其漏极与正相输出端Vop相连接，源极与反相输出端Von相连接，栅极与脉冲控制信号RST相连接。
[0024]进一步地，第三放大器包括：
[0025]PMOS管QP7，其漏极与驱动电源的高电平输出端VDD相连接，栅极与第一偏置电压的输出端Bias1相连接；
[0026]PMOS管QP8，其漏极与PMOS管QP7的源极相连接，栅极与使能开关信号enable相连接；
[0027]PMOS管QP9和PMOS管QP10，二者的漏极均与PMOS管QP8的源极相连接，PMOS管QP9的栅极接入正相输入端Vip，PMOS管QP10的栅极接入反相输入端Vin；
[0028]NMOS管QN6和NMOS管QN7，二者的源极均与驱动电源的低电平输出端VSS相连接，NMOS管QN6的栅极和漏极以及NMOS管QN7的漏极均与反相输出端Von相连接，NMOS管QN7的栅极与正相输出端Vop相连接；
[0029]NMOS管QN8和NMOS管QN9，二者的源极均与驱动电源的低电平输出端VSS相连接，NMOS管QN8的栅极和漏极以及NMOS管QN9的漏极均与正相输出端Vop相连接，NMOS管QN9的栅极与反相输出端Von相连接。
[0030]进一步地，第三放大器还包括
[0031]NMOS管QN10，其漏极与正相输出端Vop相连接，源极与反相输出端Von相连接，栅极与脉冲控制信号RST相连接。
[0032]根据第二方面，本专利技术提供了一种模数转换器，包括：
[0033]电容阵列；
[0034]上述第一方面中的比较器；
[0035]逐次逼近逻辑电路。
[0036]根据第三方面，本专利技术提供了一种控制上述第一方面中的比较器的方法，包括：
[0037]当比较器进行失调消除和采样时，在尾电流源开关上施加第一预定电压，以使尾电流源开关导通；
[0038]当比较器进行逐次渐进比较，且锁存电路处于复位状态时，在尾电流源开关上施加第一预定电压，以使尾电流源开关导通；
[0039]当比较器进行逐次渐进比较，且锁存电路处于置位状态时，在尾电流源开关上施加第二预定电压，以使尾电流源开关关断。
[0040]本专利技术提供的技术方案，具有如下优点：
[0041]1、本专利技术提供的比较器，首先通过设置预放大电路包括至少两个级联的运算放大器满足比较器基础精度需求；同时，通过设置运算放大器均包括与驱动电源的高电平输出端相连接的尾电流源和尾电流源开关，使该比较器具有尾电流源开关导通，运算放大器持续放大输入信号的静态模式，以及尾电流源开关受周期开关信号(该周期开关信号为锁存电路的工作状态信号，锁存电路处于复位状态时，尾电流源开关导通，锁存电路处于置位状态时，尾电流源开关关断)控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种比较器，其特征在于，包括：预放大电路，包括至少两个级联的运算放大器，用以放大输入信号；锁存电路，与所述预放大电路相连接，用以根据所述预放大电路的输出电压确定所述比较器的输出结果；所述运算放大器均包括与驱动电源的高电平输出端相连接的尾电流源和尾电流源开关，所述运算放大器均具有所述尾电流源开关导通，所述运算放大器持续放大输入信号的所述比较器为静态比较器的第一状态，以及所述尾电流源开关受周期开关信号控制，所述比较器为动态比较器的第二状态。2.根据权利要求1所述的比较器，其特征在于，相邻所述运算放大器之间均串联有失调消除电容；所述预放大电路中的第一级运算放大器的两个输入端分别连接有一对第一开关，且所述第一开关的另一端与共模电压的输出端相连接；所述预放大电路中的所述第一级运算放大器的两个输出端分别连接有一对第二开关，且所述第二开关的另一端与所述共模电压的输出端相连接；所述预放大电路中的其他运算放大器的正相输入端和反相输出端之间，以及反相输入端和正相输出端分别连接有一对第三开关；所述比较器的失调消除为在所述第一开关和所述第二开关导通，所述比较器的两个输入端之间的电压稳定至所述共模电压后，断开所述第二开关进行。3.根据权利要求1或2所述的比较器，其特征在于，所述预放大电路包括三级运算放大器，分别为第一放大器、第二放大器和第三放大器，所述第一放大器和所述第二放大器的结构相同，所述第一放大器包括：PMOS管QP1，其漏极与所述驱动电源的高电平输出端VDD相连接，栅极与第一偏置电压的输出端Bias1相连接；PMOS管QP2，其漏极与所述PMOS管QP1的源极相连接，栅极与使能开关信号enable相连接；PMOS管QP3和PMOS管QP4，二者的漏极均与所述PMOS管QP2的源极相连接，所述PMOS管QP3的栅极接入正相输入端Vip，所述PMOS管QP4的栅极接入反相输入端Vin；PMOS管QP5和PMOS管QP6，二者的栅极均与第二偏置电压的输出端Bias2相连接；所述PMOS管QP5的漏极与所述PMOS管QP3的源极相连接，所述PMOS管QP5的源极与反相输出端Von相连接；所述PMOS管QP6的漏极与所述PMOS管QP4的源极相连接，所述PMOS管QP6的源极与正相输出端Vop相连接；NMOS管QN1和NMOS管QN2，二者的源极均与所述驱动电源的低电平输出端VSS相连接，所述NMOS管QN1的栅极和漏极以及所述NMOS管QN2的漏极均与所述反相输出端Von相连接，所述NMOS管QN2的栅极与所述正相输出端Vop相连接；NMOS管QN3和NMOS管QN4，二者的源极均与所述驱动电源的低电平输出...

【专利技术属性】
技术研发人员：李博，曹军涛，李晴，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：