共享结构特征的III族HEMT和电容器制造技术

共同形成在集成电路上的高迁移率电子晶体管HEMT（10）和电容器（14、18、20、22、24）共享至少一个结构特征，由此紧密地集成两个组件。在一个实施例中，共享的特征可以是HEMT（10）的2DEG沟道，该2DEG沟道也代替常规电容器（12）的基底金属层起作用。在另一实施例中，电容器（14，18，20，22，24）的介电层可以在形成HEMT（10）的钝化步骤中形成。在另一实施例中，HEMT（10）的金属接触部（例如，源极、栅极或漏极接触部）包括电容器（22）的金属层或接触部。在这些实施例中，通过利用一个或多个在HEMT（10）的制造中已经执行的处理步骤，消除了形成常规电容器（12）所需的一个或多个处理步骤。器（12）所需的一个或多个处理步骤。器（12）所需的一个或多个处理步骤。

【技术实现步骤摘要】
【国外来华专利技术】共享结构特征的III族HEMT和电容器
[0001]相关申请本申请要求2020年1月14日提交的美国专利申请序列号16/741,835的优先权，其全部内容通过引用并入在本文中。


[0002]本专利技术通常涉及集成电路，并且特别地涉及共同形成在集成电路上的HEMT和电容器，其中，该两个组件共享一个或多个结构特征。

技术介绍

[0003]高电子迁移率晶体管（HEMT）是一种在微波频率下具有低噪声系数的场效应晶体管（FET）。HEMT被用在射频（RF）电路中，作为数字开关和电流放大器两者，其中，在非常高的频率下需要高性能。HEMT采用异质结（具有不同带隙的材料之间的结）。HEMT已经用几种材料来制造，所述材料包括硅（Si）；砷化镓（GaAs）和砷化铝镓（AlGaAs）；以及氮化镓（GaN）和氮化铝镓（AlGaN）。
[0004]Si具有相对低的电子迁移率（例如1450cm2/V
‑
s）。这产生高的源极电阻，这限制HEMT增益。GaAs具有较高的电子迁移率（例如6000cm2/V
‑
s），因此具有较低的源极电阻，从而允许在高频下的较高增益。然而，GaAs具有在室温下仅1.42eV的带隙以及小的击穿电压，这限制在高频下的高功率性能。
[0005]与这些其它半导体材料相比，III族氮化物具有较大的带隙，由此适合于较高功率和较高频率应用。虽然GaN特别令人感兴趣，但是通常，用于HEMT的III族氮化物异质结可以由III族金属和氮的二元、三元或四元合金形成。该公式可以表示为Al
x
In
y
Ga1‑
x
‑
y
N，其中，0<=x<=1并且0<=y<=1，即，与氮合金的铝、铟和镓中的一些或全部的任何组合。特别地，可以更改各种合金的密度以控制半导体的属性。例如，铝增加GaN的带隙，而铟减少GaN的带隙。
[0006]GaN具有3.36eV的带隙和相对高的电子迁移率（例如2019cm2/V
‑
s）。因此，GaN HEMT在高频下提供高功率和高温操作，从而使得它们非常适合于应用在无线电信、RADAR（雷达）、国防和其它应用中。在GaN HEMT中，异质结形成在GaN和例如AlGaN的层的边界处。如在本文中使用的，AlGaN是公式Al
x
Ga1‑
x
N的缩写，0≤x<1，意味着合金中的Al的浓度可以变化。AlGaN的层也可以是渐变的，其中，晶格中的Al原子的浓度作为深度的函数而变化。
[0007]在GaN和AlGaN层之间的异质结处，较高带隙AlGaN与GaN之间的带隙能量的差异在较小带隙GaN中产生二维电子气（2DEG），其具有较高的电子亲和势。2DEG具有非常高的电子浓度。另外，AlGaN层中的Al含量在界面处产生压电电荷，从而将电子转移到GaN层中的2DEG，实现高电子迁移率。例如，AlGaN/GaN HEMT的2DEG中的面密度（sheet density）可以超过10
13
cm
‑2。2DEG中的高载流子浓度和高电子迁移率产生大的跨导，从而产生在高频下HEMT的高性能。
[0008]在实际应用中，GaN HEMT需要：附加电路，包括各种组件诸如电容器、电感器和电阻器。例如，用作放大器的HEMT通常需要在放大器输入、输出或两者处的RF滤波器，以优化
放大器在期望频率范围内的操作，提供与连接电路的阻抗匹配等。作为另一个示例，美国专利申请序列号16/358,985公开了使用并联电容器来减小非对称Doherty放大器电路中的放大器之间的寄生电容的不平衡。作为又一个示例，美国专利申请序列号16/421,999公开了使用直流阻隔电容器将具有集成谐波终止的阻抗逆变器（其也采用电容器）与Doherty放大器电路的放大器隔离。简而言之，通常（如果不是经常的话）需要电容器来制造基于GaN HEMT的有用电路。因此，集成电路上的高效且有效的电容器构造对于优化许多IC电路（包括那些采用GaN HEMT的电路）而言令人感兴趣。另外，简化集成电路的制造并增加其产量和可靠性导致成本减小和较高集成。
[0009]提供本文档的背景部分以将本专利技术的实施例置于技术和操作的上下文中，以帮助本领域技术人员理解其范围和效用。背景部分中描述的方法可以被追求，但是不一定是先前已经设想或追求的方法。除非明确地如此标识，否则在本文中的陈述不仅仅因为其包括在背景部分中而被承认为现有技术。

技术实现思路

[0010]以下呈现本公开的简化概述，以便为本领域技术人员提供基本的理解。该概述不是本公开的广泛综述并且不旨在标识本专利技术的实施例的关键/重要元素或划定本专利技术的范围。本概述的唯一目的是以简化形式呈现在本文中所公开的一些构思，作为稍后呈现的更详细描述的序言。
[0011]根据在本文中描述和要求保护的一个或多个实施例，共同形成在集成电路（IC）上的高迁移率电子晶体管（HEMT）和电容器共享至少一个结构特征，由此紧密地集成两个组件。在一个实施例中，共享的特征可以是HEMT的2DEG沟道，该2DEG沟道也代替常规电容器的基底金属层起作用。在另一实施例中，电容器的介电层可以在形成HEMT的钝化步骤中形成。在另一实施例中，HEMT的金属接触部（例如，源极、栅极或漏极接触部）包括电容器的金属层或接触部。在这些实施例中，通过利用一个或多个在HEMT的制造中已经执行的处理步骤，消除了形成常规电容器所需的一个或多个处理步骤。在又一实施例中，在共享结构特征的电容器上形成常规电容器，从而增加电容密度而不增加IC区域。
[0012]一个实施例涉及共同形成在集成电路上的集成电容器和高电子迁移率晶体管（HEMT）。该组合包括电容器，该电容器至少包括以下结构特征：基底导电层；在所述导电层上的介电层；以及在介电层上的上导电层。该组合还包括HEMT，该HEMT至少包括以下结构特征：沟道外延层；在所述沟道层上的阻挡外延层，所述阻挡层具有比所述沟道层更高的带隙，由此在所述沟道外延层中在与所述阻挡层的异质结处形成二维电子气（2DEG）；在所述阻挡层上的钝化层，所述钝化层被选择性地去除以暴露所述阻挡层的选择的部分；以及，第一、第二和第三欧姆接触部，形成在阻挡层的暴露的部分中的三个上。第一、第二和第三欧姆接触部是HEMT的源极、栅极和漏极接触部，并且2DEG的第一区是HEMT的沟道。电容器和HEMT共享至少一个结构特征。
[0013]另一实施例涉及共同形成在集成电路上的HEMT和电容器。共同形成的HEMT/电容器包括沟道层和在该沟道层上的阻挡层。阻挡层具有比沟道层更高的带隙，由此在沟道层中在与阻挡层的异质结处形成2DEG。共同形成的HEMT/电容器还包括在阻挡层上的第一介电层。第一介电层被选择性地去除以暴露阻挡层的选择的部分。在阻挡层的暴露的部分中
的三个上形成第一、第二和第三欧姆接触部，其中，第一、第二和第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种共同形成在集成电路上的集成电容器（14，18，20，22，24）和高电子迁移率晶体管HEMT（10），包括：第一电容器（14，18，20，22，24），至少包括以下结构特征：基底导电层；在所述基底导电层上的介电层；和在所述介电层上的上导电层；以及HEMT（10），至少包括以下结构特征：沟道外延层；在所述沟道层上的阻挡外延层，所述阻挡层具有比所述沟道层更高的带隙，由此在所述沟道外延层中在与所述阻挡层的异质结处形成二维电子气（2DEG）；在所述阻挡层上的钝化层，所述钝化层被选择性地去除以暴露所述阻挡层的选择的部分；第一、第二和第三欧姆接触部，形成在所述阻挡层的暴露的部分中的三个上，其中，所述第一、第二和第三欧姆接触部是所述HEMT的源极、栅极和漏极接触部，并且其中，所述2DEG的第一区是所述HEMT的沟道；其中，所述第一电容器（14、18、20、22、24）和所述HEMT（10）共享至少一个结构特征。2.根据权利要求1所述的集成电容器（14、18、20、22、24）和HEMT（10），其中，至少所述沟道外延层由III族氮化物形成。3.根据权利要求2所述的集成电容器（14、18、20、22、24）和HEMT（10），其中，所述第一电容器的基底导电层包括所述HEMT的2DEG。4.根据权利要求3所述的集成电容器（18、20、22、24）和HEMT（10），其中，所述第一电容器的基底层接触部沉积在所述HEMT的阻挡外延层上并且电连接到所述阻挡外延层。5.根据权利要求4所述的集成电容器（20、22）和HEMT（10），其中，在所述第一电容器基底层接触部下的至少所述阻挡外延层掺杂有n型掺杂剂以增强导电性。6.根据权利要求5所述的集成电容器（20、22）和HEMT（10），其中，在所述第一电容器基底层接触部下的所述阻挡外延层掺杂有Si离子。7.根据权利要求3所述的集成电容器和HEMT（10），其中，去除阻挡层的区；以及第一电容器的基底层接触部沉积在去除了阻挡层的所述区中的所述HEMT的沟道外延层上并电连接至所述HEMT的所述沟道外延层。8.根据权利要求7所述的集成电容器和HEMT（10），其中，在所述第一电容器基底层接触部下的所述沟道外延层掺杂有n型掺杂剂以增强导电性。9.根据权利要求8所述的集成电容器和HEMT（10），其中，在所述第一电容器基底层接触部下的所述沟道外延层掺杂有Si离子。10.根据权利要求2所述的集成电容器（18、20、22、24）和HEMT（10），其中，所述第一电容器的所述介电层是所述HEMT的钝化层。11.根据权利要求2所述的集成电容器（22）和HEMT，其中，所述第一电容器的上导电层和所述第一电容器的基底层接触部中的至少一个是所述HEMT的源极或漏极接触部。12.根据权利要求2所述的集成电容器（14、18、20、24）和HEMT（10），还包括第二电容器，
所述第二电容器包括：基底导电层；在所述基底导电层上的介电层；以及在所述介电层上的上导电层；其中，所述第二电容器不与所述HEMT（10）共享结构特征。13.根据权利要求12所述的集成电容器（14、18、20、24）和HEMT（10），其中，所述第二电容器的基底导电层是所述第一电容器的上导电层。14.根据权利要求2所述的集成电容器（14、18、20、22、24）和HEMT（10），其中，所述第一电容器是与所述HEMT（10）相关联的射频滤波器的一部分。15.根据权利要求2所述的集成电容器（14、18、20、22、24）和HEMT（10），其中，所述第一电容器是与所述HEMT（10）相关联的谐波终止电路的一部分。16.一种共同形成在集成电路上的高电子迁移率晶体管（HEMT）（10）和电容器（14，18，20，24），包括：沟道层；在所述沟道层上的阻挡层，所述阻挡层具有比所述沟道层更高的带隙，由此在所述沟道层中在与所述阻挡层的异质结处形成二维电子气（2DEG）；在所述阻挡层上的第一介电层，所述第一介电层被选择性地去除以暴露所述阻挡层的选择的部分；第一、第二和第三欧姆接触部，形成在所述阻挡层的暴露的部分中的三个上，其中，所述第一、第二和第三欧姆接触部是所述HEMT的源极、栅极和漏极接触部，并且其中，所述2DEG的第一区是所述HEMT的沟道；第四欧姆接触部，形成在所述阻挡层的暴露区上，其中，所述第四欧姆接触部和所述2DEG的第二区是第一电容器...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：沃孚半导体公司，
类型：发明
国别省市：