2Mbit/s高速七号信令链路终端板系统的MTPL2子系统技术方案

一种用于２Ｍｂｉｔ／ｓ高速七号信令链路终端板的ＭＴＰＬ２硬件，它包括只读存储器、随机存取存储器、高速处理器、高速数据链路规程解码／编码芯片、中继控制器芯片和可编程逻辑器件。用于实现所述ＭＴＰＬ２硬件的软件包括操作系统平台、基于操作系统平台的上层程序和下层程序。所述下层程序包括字中断和帧中断两个服务程序。该ＭＴＰＬ２子系统为２Ｍｂｉｔ／ｓ高速七号信令链路提供了高负荷的处理能力和为其终端板系统提供了稳定的高性能的信令链路控制功能。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种用于高速七号信令链路终端板的ＭＴＰＬ２硬件，它包括：可擦可编程只读存储器（ＥＰＲＯＭ）、随机存取存储器（ＲＡＭ），其特征在于还包括：一高速处理器、高级数据链路规程解码／编码芯片（ＨＤＬＣ）、中继控制器芯片（Ｅ１）和可编程逻辑器件（ＰＬＤ）；所述高速处理器分别与只读存储器和随机存取存储器、高级数据链路规程解码／编码芯片、中继控制器芯片和可编逻辑器件电连接，并与ＭＴＰＬ３连接；所述解码／编码芯片分别与高速处理器和中继控制器芯片电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：查金海，赵振纲，
申请(专利权)人：上海贝尔有限公司，
类型：发明
国别省市：31[中国|上海]