当前位置: 首页 > 专利查询>索尼公司专利>正文

差错率估计装置和差错率估计方法制造方法及图纸

技术编号:3531459 阅读:181 留言:0更新日期:2012-04-11 18:40
为了使判定传输线路上的差错率的装置规模小型化,并且减少运算量,归一化次数累计电路在运算状态测量的ACS电路中,在规定时间内累计进行归一化的次数。存储将归一化次数累计电路中累计的归一化次数和传输线路上的差错率对应记述的表。使用该存储的表来判定、输出与输入的归一化累计次数对应的差错率。(*该技术在2020年保护过期,可自由使用*)

【技术实现步骤摘要】

【技术保护点】
一种差错率估计装置,在对正交调制的信号进行解码时估计所述信号的差错率,该装置包括:计数部件(91∶101,102,103),在规定时间内计数生成状态度量时进行的归一化次数;以及估计部件(92,111),根据所述计数部件计数的所述归一 化次数来估计所述信号的差错率。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:猪股笃池田保
申请(专利权)人:索尼公司
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利