一种多器件单封装模块化集成的可编程逻辑处理器制造技术

本发明专利技术公开一种多器件单封装模块化集成的可编程逻辑处理器，属于半导体制造和先进封装领域，包括塑封基板、FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容、moding塑封材料和焊球。FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容，均通过表贴工艺焊接在塑封基板的表顶层；并通过moding塑封材料塑封包覆；焊球位于所述塑封基板的表底层；所述FPGA裸芯位于所述塑封基板的一侧，所述DDR3芯片、所述Nor Flash裸芯和所述阻容共同位于所述塑封基板的另一侧。本发明专利技术整体封装尺寸小、芯片间信号传输距离短、逻辑处理能力强、可靠性高、导热性能良好、兼容性强，适用于对器件有小型化需求的场景。于对器件有小型化需求的场景。于对器件有小型化需求的场景。

【技术实现步骤摘要】
一种多器件单封装模块化集成的可编程逻辑处理器


[0001]本专利技术涉及半导体制造和先进封装
，特别涉及一种多器件单封装模块化集成的可编程逻辑处理器。

技术介绍

[0002]随着物联网和万物互联时代的来临，全球终端电子产品开始走向多功能整合及低功耗设计，使得电子行业对器件及设备的性能和体积提出了越来越高的要求，也推动了多芯片整合在单一封装中的先进封装技术的发展。
[0003]当产品的功能越来越多、所使用的分离器件越来越复杂、可供设计师利用的空间越来越紧凑，复杂的电路构造和难以控制的功耗平衡亟待解决；先进封装技术具有集成度高、功能强、尺寸小、研制周期短、成本低、生产效率高、功耗优良等特点，是行业发展的新方向。
[0004]可编程逻辑处理器又称FPGA，其功能强大，被广泛的应用于通讯、科研、IC设计、音视频处理和传输、5G基础设施、人工智能、无人驾驶、高端仪器仪表等行业。因其出色的性能和强大的处理能力，近年来也开始进军移动和终端设备领域。如此众多的应用场景和极高的应用灵活性，对FPGA器件和设备的小型化要求越来越高。例如无人机中高带宽的音视频传输和处理单元、便携式高分辨率成像仪或分析仪中的图像处理器、5G基站中信号处理单元等设备均要求核心处理器的小型化和低功耗，电子器件和设备的小型化以及便携化一直是半导体领域和电子科技行业共同面对的问题。

技术实现思路

[0005]本专利技术的目的在于提供一种多器件单封装模块化集成的可编程逻辑处理器，以解决
技术介绍
中的问题。
[0006]为解决上述技术问题，本专利技术提供了一种多器件单封装模块化集成的可编程逻辑处理器，包括：
[0007]塑封基板，
[0008]FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容，均通过表贴工艺焊接在塑封基板的表顶层；
[0009]moding塑封材料，将FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容包覆在所述塑封基板的表顶层；
[0010]焊球，位于所述塑封基板的表底层；其中，
[0011]所述FPGA裸芯位于所述塑封基板的一侧，所述DDR3芯片、所述Nor Flash裸芯和所述阻容共同位于所述塑封基板的另一侧。
[0012]在一种实施方式中，所述FPGA裸芯、所述DDR3芯片以及所述Nor Flash裸芯和所述塑封基板之间填有底部填料，用于粘接和固定各器件。
[0013]在一种实施方式中，所述FPGA裸芯的型号为JFM7VX690T，采用FC倒装焊工艺集成
到所述塑封基板的表顶层。
[0014]在一种实施方式中，所述DDR3芯片通过多颗DDR3裸芯在垂直方向上堆叠形成，堆叠形成的DDR3芯片具有独立的BGA封装和焊球。
[0015]在一种实施方式中，所述Nor Flash裸芯经过RDL重布线处理后满足FC倒装焊工艺。
[0016]在一种实施方式中，所述塑封基板具有多层电气属性层结构，自上而下依次为表顶层、电源层、信号线层、电源地层和表底层，各层之间还分别具有绝缘材料形成的隔离层。
[0017]在一种实施方式中，所述表顶层上具有FPGA裸芯的焊盘、DDR3芯片的焊盘、Nor Flash裸芯的焊盘、和阻容的焊盘；所述表底层上具有焊球的焊盘。
[0018]在一种实施方式中，所述moding塑封材料通过注塑成型工艺包覆在塑封基板和各元器件的表面。
[0019]在一种实施方式中，所述焊球为导电材料，与所述塑封基板表底层的PAD引出端焊接在一起，作为整个可编程逻辑处理器的引出端使用。
[0020]与现有技术相比，本专利技术提供的一种多器件单封装模块化集成的可编程逻辑处理器具有以下优点：
[0021](1)采用平铺集成和倒装焊的工艺技术，相较于3D结构堆叠工艺，技术难度可控、成品率高、成本优势巨大，极大的降低了芯片成本；
[0022](2)通过技术塑封基板多层布线工艺，缩短元器件间互连信号线的长度，保证高速信号传输质量，提高芯片的稳定性和电磁兼容性；
[0023](3)本专利技术的尺寸小、功耗低、操作简单，便于开发、利用和推广。
附图说明
[0024]图1是本专利技术提供的多器件单封装模块化集成的可编程逻辑处理器的结构示意图；
[0025]图2是本专利技术提供的多器件单封装模块化集成的可编程逻辑处理器的平铺效果图；
[0026]图3是本专利技术提供的多器件单封装模块化集成的可编程逻辑处理器的外形尺寸三视图；
[0027]图4是本专利技术提供的多器件单封装模块化集成的可编程逻辑处理器的互连和引出端框图。
具体实施方式
[0028]以下结合附图和具体实施例对本专利技术提出的一种多器件单封装模块化集成的可编程逻辑处理器作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0029]本专利技术提供一种多器件单封装模块化集成的可编程逻辑处理器，包括一颗型号为JFM7VX690T的FPGA裸芯404，一颗多层堆叠的DDR3芯片401、一颗Nor Flash裸芯402、少许阻容403、塑封基板100、芯片底部填料405、moding塑封材料200和850颗焊球300。
[0030]DDR3芯片由2颗或更多数量的DDR3裸芯以上下堆叠的方式实现，堆叠形成的DDR3芯片具有独立的BGA封装和焊球；所述DDR3裸芯的型号为IS43TR16512BL；所述Nor Flash裸芯通过RDL再布线工艺实现芯片的倒装工艺制备，所述Nor Flash裸芯的型号为MX25U51245GMI00；所述塑封基板共有10个电气层和9个绝缘基材层，其中电气层自上而下分别为表顶层L1、GND层L2、布线层L3、布线层L4、布线层L5、布线层L6、布线层L7、布线层L8、GND层L9和表底层L10。塑封基板的表顶层用于贴装元器件以及灌封moding塑封材料，表底层用于焊接焊球的引出端。所述焊球为导电材料，与所述塑封基板表底层的PAD引出端焊接在一起，作为整个可编程逻辑处理器的引出端使用；其中所述多器件单封装模块化集成的可编程逻辑处理器的引出端包括电源引脚、地引脚和所有功能引脚在内共850个。
[0031]如图1所示，所述FPGA裸芯404、所述DDR3芯片401、所述Nor Flash裸芯402、所述阻容403均通过表贴工艺焊接在所述塑封基板100的表顶层，并通过所述moding塑封材料200塑封包覆；所述FPGA裸芯404和所述塑封基板100之间、所述DDR3芯片401和所述塑封基板100之间、所述Nor Flash裸芯402和所述塑封基板100之间均填有底部填料，用于粘接和固定各器件。如图2所示，所述FPGA裸芯404位于所述塑封基板100的一侧，所述DDR3芯片401、所述Nor Flash裸芯402和所述阻容403共同位于所述塑封基板100的另一侧。
[0032]如图2所示，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多器件单封装模块化集成的可编程逻辑处理器，其特征在于，包括：塑封基板，FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容，均通过表贴工艺焊接在塑封基板的表顶层；moding塑封材料，将FPGA裸芯、DDR3芯片、Nor Flash裸芯、阻容包覆在所述塑封基板的表顶层；焊球，位于所述塑封基板的表底层；其中，所述FPGA裸芯位于所述塑封基板的一侧，所述DDR3芯片、所述Nor Flash裸芯和所述阻容共同位于所述塑封基板的另一侧。2.如权利要求1所述的多器件单封装模块化集成的可编程逻辑处理器，其特征在于，所述FPGA裸芯、所述DDR3芯片以及所述Nor Flash裸芯和所述塑封基板之间填有底部填料，用于粘接和固定各器件。3.如权利要求1所述的多器件单封装模块化集成的可编程逻辑处理器，其特征在于，所述FPGA裸芯的型号为JFM7VX690T，采用FC倒装焊工艺集成到所述塑封基板的表顶层。4.如权利要求1所述的多器件单封装模块化集成的可编程逻辑处理器，其特征在于，所述DDR3芯片通过多颗DDR3裸芯在垂直方向上堆叠形成，堆叠...

【专利技术属性】
技术研发人员：胡德福，顾林，郑利华，黎蕾，林京京，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：