超级结LDMOS器件制造技术

本发明专利技术提供了提供一种超级结LDMOS器件。上述超级结LDMOS器件设置在半导体衬底上，该超级结LDMOS器件包括：外延层，外延层设置在半导体衬底上，外延层中具有间隔设置的源区和漏区，外延层具有远离半导体衬底的第一侧；漂移区，漂移区位于第一侧，漂移区具有远离外延层的第一表面；多个掺杂区，多个掺杂区包括沿第一方向分布的多列，相邻两列多个掺杂区交错设置，第一方向为源区指向漏区的方向。上述器件的导通电阻以及输出电容被进一步降低，且多个掺杂区交错设置还能够使得掺杂区更加均匀的分布于漂移区中，以达到更加平坦化的电场调制，能够有效平衡漂移区的电场。能够有效平衡漂移区的电场。能够有效平衡漂移区的电场。

【技术实现步骤摘要】
超级结LDMOS器件


[0001]本专利技术涉及半导体制造
，具体而言，涉及一种超级结LDMOS器件。

技术介绍

[0002]横向扩散金属氧化物半导体场效应晶体管(LDMOS)作为功率器件之一，以其优越的频率特性得到推广使用，现阶段已成为射频应用领域的核心半导体器件。
[0003]为了进一步提升LDMOS开关特性，可采用SiC材料进行器件制备。然而SiC LDMOS的导通电阻及输出电容对高频特性有明显影响，需进一步降低。

技术实现思路

[0004]本专利技术的主要目的在于提供一种超级结LDMOS器件，以解决现有技术中导通电阻以及输出电容较大的问题。
[0005]为了实现上述目的，根据本专利技术的一个方面，提供了一种超级结LDMOS器件，超级结LDMOS器件包括：外延层，设置在半导体衬底上，外延层中所具有间隔设置的源区和漏区，外延层具有远离半导体衬底的第一表面；漂移区，位于外延层中并靠近或接触第一表面设置；多个掺杂区，位于漂移区中，多个掺杂区包括沿第一方向分布的多列，相邻列中的掺杂区交错设置，第一方向为源区指向漏区的方向。
[0006]进一步地，外延层具有与第一表面相对的第二表面，掺杂区自第一表面延伸至第二表面。
[0007]进一步地，多个掺杂区的掺杂浓度相等。
[0008]进一步地，多个掺杂区在外延层上的投影面积相等。
[0009]进一步地，位于同一列的掺杂区构成掺杂区单元，相邻掺杂区单元等间距设置。
[0010]进一步地，位于不同列中相邻的掺杂区间距相等。
[0011]进一步地，位于同一列的掺杂区沿第二方向间隔设置，第二方向平行于外延层并与第一方向垂直。
[0012]进一步地，漏区指向源区的方向为第三方向，多个掺杂区包括靠近源区的第一部分和靠近漏区的第二部分，第一部分和第二部分均包括多列掺杂区，第一部分中的多列掺杂区的掺杂浓度沿第三方向递增，第二部分中的多列掺杂区的掺杂浓度沿第一方向递增。
[0013]进一步地，漏区指向源区的方向为第三方向，多个掺杂区包括靠近源区的第一部分和靠近漏区的第二部分，第一部分和第二部分均包括多列掺杂区，第一部分中的多列掺杂区在第一表面上的投影面积沿第三方向递增，第二部分中的多列掺杂区在第一表面上的投影面积沿第一方向递增。
[0014]进一步地，漏区指向源区的方向为第三方向，多个掺杂区包括靠近源区的第一部分和靠近漏区的第二部分，第一部分和第二部分均包括多列掺杂区，同一列的掺杂区构成掺杂区单元，第一部分中相邻的掺杂区单元的间距沿第三方向递减，第二部分中相邻的掺杂区单元的间距沿第一方向递减。
[0015]应用本专利技术的技术方案，提供一种超级结LDMOS器件，该器件包括：超级结LDMOS器件设置在半导体衬底上，超级结LDMOS器件包括：外延层，外延层设置在半导体衬底上，外延层中具有间隔设置的源区和漏区，外延层具有远离半导体衬底的第一侧；漂移区，漂移区位于第一侧，漂移区具有远离外延层的第一表面；多个掺杂区，多个掺杂区包括沿第一方向分布的多列，相邻两列多个掺杂区交错分布，第一方向为源区指向漏区的方向。通过将上述多个掺杂区按照相邻两列交错分布的方式设置在上述漂移区中，相邻两列的多个掺杂区之间具有一定的位置偏移，使得能够均衡整个漂移区中的每个掺杂区与漂移区之间的距离，该超级结结构够能够弥补衬底辅助耗尽效应引起的电荷不足，辅助耗尽掺杂区中的过剩载流子，有效展宽耗尽区宽度，从而调节漂移区中的电场分布，使得靠近体区一侧的电场峰值降低，能有效提高器件耐压，进一步降低器件的横向漂移区宽度以及提高漂移区掺杂浓度，进而使得器件的导通电阻以及输出电容被进一步降低，且多个掺杂区交错设置还能够使得掺杂区更加均匀的分布于漂移区中，以达到更加平坦化的电场调制，能够有效平衡漂移区的电场。
附图说明
[0016]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0017]图1示出了根据本专利技术实施例的一种超级结LDMOS器件的剖面结构示意图；
[0018]图2示出了根据本专利技术实施例的另一种超级结LDMOS器件的剖面结构示意图；
[0019]图3示出了图1或图2所示的超级结LDMOS器件沿DD'方向的截面示意图。
[0020]其中，上述附图包括以下附图标记：
[0021]10、半导体衬底；20、缓冲层；30、外延层；40、体区；50、漂移区；60、漏区；70、体区接触区；80、漏区缓冲层；90、第一金属层；100、第一连接部；110、第二连接部；120、第三连接部；130、栅极；131、栅极氧化层；140、源区；150、掺杂区；160、掺杂区单元。
具体实施方式
[0022]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。
[0023]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0024]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]正如
技术介绍
中所提到的，超级结LDMOS器件作为功率器件之一，以其优越的频率特性得到推广使用，然而超级结LDMOS器件的导通电阻以及输出电容对高频特性有明显影响，因此，为了提升超级结LDMOS器件的特性，需要进一步降低其导通电阻以及输出电容。
[0026]为了解决上述技术问题，本申请的专利技术人提出一种超级结LDMOS器件，该超级结LDMOS器件设置在半导体衬底上，且该半导体衬底具有源区和漏区，上述超级结LDMOS器件包括：外延层，设置在半导体衬底上，外延层具有远离半导体衬底的第一表面；漂移区，位于外延层中并靠近或接触第一表面设置；多个掺杂区，位于漂移区中，多个掺杂区包括沿第一方向分布的多列，相邻列中的掺杂区交错设置，第一方向为源区指向漏区的方向。
[0027]对于上述超级结LDMOS器件，将半导体衬底上源区指向漏区的方向定义为第一方向，通过在第一方向上分布具有多个掺杂区的多列区域，并令相邻列的多个掺杂区互相交错设置，使得相邻两列的多个掺杂区之间具有一定的位置偏移，进而使得上述多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超级结LDMOS器件，其特征在于，所述超级结LDMOS器件设置在半导体衬底上，所述超级结LDMOS器件包括：外延层，设置在所述半导体衬底上，所述外延层中所具有间隔设置的源区和漏区，所述外延层具有远离所述半导体衬底的第一表面；漂移区，位于所述外延层中并靠近或接触所述第一表面设置；多个掺杂区，位于所述漂移区中，所述多个掺杂区包括沿第一方向分布的多列，相邻列中的所述掺杂区交错设置，所述第一方向为所述源区指向所述漏区的方向。2.根据权利要求1所述的超级结LDMOS器件，其特征在于，所述外延层具有与所述第一表面相对的第二表面，所述掺杂区自所述第一表面延伸至所述第二表面。3.根据权利要求1所述的超级结LDMOS器件，其特征在于，所述多个掺杂区的掺杂浓度相等。4.根据权利要求1所述的超级结LDMOS器件，其特征在于，所述多个掺杂区在所述外延层上的投影面积相等。5.根据权利要求1所述的超级结LDMOS器件，其特征在于，位于同一列的所述掺杂区构成掺杂区单元，相邻所述掺杂区单元等间距设置。6.根据权利要求5所述的超级结LDMOS器件，其特征在于，位于不同列中相邻的所述掺杂区间距相等。7.根据权利要求1至6中任一项所述的超级结LDMOS器件，其特征在于，位于同一列的所述掺杂区沿第二方向间隔设置，所述第二方向平行...

【专利技术属性】
技术研发人员：祁金伟，莫海峰，岳丹诚，张耀辉，
申请(专利权)人：深圳市千屹芯科技有限公司，
类型：发明
国别省市：