一种浅沟槽隔离区域和DRAM及其制造方法技术

本发明专利技术涉及一种浅沟槽隔离区域和DRAM及其制造方法，属于半导体技术领域，解决了现有工艺利用各个不同的刻蚀设备导致工艺复杂等问题。该方法包括：提供半导体衬底；在半导体衬底上方顺序形成下部掩模层、多晶硅掩模层、上部掩模层、旋涂硬掩模层和光刻掩模层图案；将光刻掩模层图案经由旋涂硬掩模层转移至上部掩模层和多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案；以对准的上部掩模层图案和多晶硅掩模层图案为掩模，在同一腔室中顺序对下部掩模层和半导体衬底进行刻蚀，以形成浅沟槽隔离区域的沟槽；以及在沟槽中形成介质层以形成浅沟槽隔离区域。实现了在同一腔室中对下部掩模层和半导体衬底进行原位刻蚀，降低了工艺复杂性。降低了工艺复杂性。降低了工艺复杂性。

【技术实现步骤摘要】
一种浅沟槽隔离区域和DRAM及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种浅沟槽隔离区域和DRAM及其制造方法。

技术介绍

[0002]在DRAM制造工艺中，在有源区域之间进行电气绝缘的STI(Shallow Trench Isolation，浅沟槽隔离)区域是以光刻工艺加工形成的硬掩模和使用加工的硬掩模进行以下三个独立的刻蚀步骤：1、氧化物(Oxide)刻蚀/多晶硅(Poly)刻蚀；2、氧化物刻蚀；和3、STI沟槽刻蚀。
[0003]STI区域的形成工艺是利用各个不同的刻蚀设备进行以上3个刻蚀步骤，例如硅刻蚀设备、介质刻蚀设备。因此，工艺步骤的增加，具有工艺复杂性，通过各阶段别的堆叠，包含管理CD目标值，产生工艺复杂性，原因追溯难易度等问题。

技术实现思路

[0004]鉴于上述的分析，本专利技术实施例旨在提供一种浅沟槽隔离区域和DRAM及其制造方法，用以解决现有STI区域的形成工艺利用各个不同的刻蚀设备导致工艺复杂等问题。
[0005]一方面，本专利技术实施例提供了一种浅沟槽隔离区域的制造方法，包括：提供半导体衬底；在所述半导体衬底上方顺序形成下部掩模层、多晶硅掩模层、上部掩模层、旋涂硬掩模层和光刻掩模层图案；将所述光刻掩模层图案经由所述旋涂硬掩模层转移至所述上部掩模层和所述多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案；以对准的上部掩模层图案和多晶硅掩模层图案为掩模，在同一腔室中顺序对所述下部掩模层和所述半导体衬底进行刻蚀，以形成所述浅沟槽隔离区域的沟槽；以及在所述沟槽中形成介质层以形成所述浅沟槽隔离区域。
[0006]上述技术方案的有益效果如下：根据本专利技术实施例提供的浅沟槽隔离区域，在同一腔室(同一刻蚀设备)中顺序对下部掩模层和半导体衬底进行原位刻蚀，以形成浅沟槽隔离区域的沟槽，省略了加工部件的转移步骤，降低了工艺复杂性和制造成本，并且提高了生产效率等。
[0007]基于上述方法的进一步改进，在形成旋涂硬掩模层之后还包括：在所述旋涂硬掩模层上方顺序形成抗反射层和光刻掩模层；以及对所述光刻掩模层进行光刻以形成光刻掩模层图案。
[0008]基于上述方法的进一步改进，将所述光刻掩模层图案经由所述旋涂硬掩模层转移至所述上部掩模层和所述多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案进一步包括：以所述光刻掩模层图案为掩模，对所述旋涂硬掩模层进行刻蚀以形成旋涂硬掩模层图案；去除位于所述旋涂硬掩模层图案上方的光刻掩模层图案；以所述旋涂硬掩模层图案为掩模，对所述上部掩模层进行刻蚀以形成所述上部掩模层图案；以对准的所述旋涂硬掩模层图案和所述上部掩模层图案为掩模对所述多晶硅掩模层进行刻蚀，以形成所
述多晶硅掩模层图案；以及去除所述旋涂硬掩模层图案。
[0009]基于上述方法的进一步改进，在对所述旋涂硬掩模层进行刻蚀之前还包括：以所述光刻掩模层图案为掩模，对所述抗反射层进行刻蚀以形成抗反射层图案；以及在去除所述光刻掩模层图案之后，去除所述抗反射层图案。
[0010]基于上述方法的进一步改进，对所述下部掩模层进行刻蚀进一步包括：以对准的上部掩模层图案和多晶硅掩模层图案为掩模，对所述下部掩模层进行刻蚀，以形成下部掩模层图案；对所述下部掩模层和所述半导体衬底之间的界面处的自然氧化物进行刻蚀；以及去除所述对准的上部掩模层图案和多晶硅掩模层图案。
[0011]基于上述方法的进一步改进，对所述半导体衬底进行刻蚀，以形成所述浅沟槽隔离区域的沟槽进一步包括：以所述下部掩模层图案为掩模对所述半导体衬底的上部进行第一刻蚀步骤以形成所述上部沟槽并对所述上部沟槽的顶部进行圆角化处理；以所述下部掩模层图案为掩模在所述上部沟槽的底部处对所述半导体衬底进行第二刻蚀步骤，以形成具有倾斜侧壁的下部沟槽，其中，所述下部沟槽位于所述上部沟槽下方；以及以所述下部掩模层图案为掩模在下部沟槽的底部处对所述半导体衬底进行第三刻蚀步骤并对所述下部沟槽的底部进行圆角化处理。
[0012]基于上述方法的进一步改进，在第二刻蚀步骤中，通过改变刻蚀气体中的Cl2的气体流量调节所述倾斜侧壁的倾斜角度。
[0013]基于上述方法的进一步改进，在第二刻蚀步骤中，使用Cl2、HBr和He的混合气体，其中，HBr的气体流量为160至320sccm和He的气体流量为400至600sccm，当Cl2的气体流量为280至400sccm时，形成具有第一倾斜角度的倾斜侧壁；以及当Cl2的气体流量为250至450sccm时，形成具有第二倾斜角度的倾斜侧壁，其中，所述第一倾斜角度小于所述第二倾斜角度。
[0014]基于上述方法的进一步改进，在所述第一刻蚀步骤中，大气压力为5至20mT，电源功率为300至600W，偏置功率为300至500W，刻蚀时间为5至15秒，Cl2的气体流量为300至500sccm，HBr的气体流量为150至300sccm和He的气体流量为400至500sccm，以及在所述第三刻蚀步骤中，大气压力为3至10mT，电源功率为100至300W，偏置功率为15至30W，刻蚀时间为3至10秒，CHF3的气体流量为200至300sccm，Ar的气体流量为200至300sccm和O2的气体流量为20至30sccm。
[0015]基于上述方法的进一步改进，在对所述上部沟槽的顶部进行圆角化处理和对所述下部沟槽的底部进行圆角化处理的过程中，使用O2对所述沟槽的顶部或底部处硅进行局部氧化以分别形成圆角化顶部和圆角化底部。
[0016]基于上述方法的进一步改进，使用O2对所述沟槽的顶部或底部处的硅进行局部氧化的过程中，选择性地添加N2或Ar，其中，在对所述沟槽的顶部处的硅进行局部氧化时，大气压力为5至20mT，电源功率为1000至2000W，刻蚀时间为5至15秒，和O2的气体流量为160至320sccm；以及在对所述沟槽的底部处的硅进行局部氧化时，大气压力为3至10mT，电源功率为1200至1400W，刻蚀时间为4至10秒，Ar的气体流量为200至300sccm和O2的气体流量为20至30sccm。
[0017]另一方面，本专利技术实施例提供了一种DRAM的制造方法，包括：使用上述实施例所述的浅沟槽隔离区域的制造方法形成所述浅沟槽隔离区域。
[0018]与现有技术相比，本专利技术至少可实现如下有益效果之一：
[0019]1、在同一腔室(同一刻蚀设备)中顺序对下部掩模层和半导体衬底进行原位刻蚀，以形成浅沟槽隔离区域的沟槽，省略了加工部件的转移步骤，降低了工艺复杂性和制造成本，并且提高了生产效率等。
[0020]2、本申请最小化并整合单位工艺中使用的设备，最大程度地实现设备运营的兼容性。通过加工工艺的简单化，可以使工艺参数的管理及目标值管理单纯化，确保工艺的再现性。最终实现可管理、单纯的过程，确保设备要求的工艺特性，确保器件的裕度，可以制造更稳定的器件。
[0021]3、对上部沟槽的顶部进行圆角化处理，能够有效地抑制应力以有效地抑制边缘漏电。通过改变刻蚀气体中的C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离区域的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上方顺序形成下部掩模层、多晶硅掩模层、上部掩模层、旋涂硬掩模层和光刻掩模层图案；将所述光刻掩模层图案经由所述旋涂硬掩模层转移至所述上部掩模层和所述多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案；以对准的上部掩模层图案和多晶硅掩模层图案为掩模，在同一腔室中顺序对所述下部掩模层和所述半导体衬底进行刻蚀，以形成所述浅沟槽隔离区域的沟槽；以及在所述沟槽中形成介质层以形成所述浅沟槽隔离区域。2.根据权利要求1所述的浅沟槽隔离区域的制造方法，其特征在于，在形成旋涂硬掩模层之后还包括：在所述旋涂硬掩模层上方顺序形成抗反射层和光刻掩模层；以及对所述光刻掩模层进行光刻以形成光刻掩模层图案。3.根据权利要求1或2所述的浅沟槽隔离区域的制造方法，其特征在于，将所述光刻掩模层图案经由所述旋涂硬掩模层转移至所述上部掩模层和所述多晶硅掩模层以形成对准的上部掩模层图案和多晶硅掩模层图案进一步包括：以所述光刻掩模层图案为掩模，对所述旋涂硬掩模层进行刻蚀以形成旋涂硬掩模层图案；去除位于所述旋涂硬掩模层图案上方的光刻掩模层图案；以所述旋涂硬掩模层图案为掩模，对所述上部掩模层进行刻蚀以形成所述上部掩模层图案；以对准的所述旋涂硬掩模层图案和所述上部掩模层图案为掩模对所述多晶硅掩模层进行刻蚀，以形成所述多晶硅掩模层图案；以及去除所述旋涂硬掩模层图案。4.根据权利要求3所述的浅沟槽隔离区域的制造方法，其特征在于，在对所述旋涂硬掩模层进行刻蚀之前还包括：以所述光刻掩模层图案为掩模，对所述抗反射层进行刻蚀以形成抗反射层图案；以及在去除所述光刻掩模层图案之后，去除所述抗反射层图案。5.根据权利要求1所述的浅沟槽隔离区域的制造方法，其特征在于，对所述下部掩模层进行刻蚀进一步包括：以对准的上部掩模层图案和多晶硅掩模层图案为掩模，对所述下部掩模层进行刻蚀，以形成下部掩模层图案；对所述下部掩模层和所述半导体衬底之间的界面处的自然氧化物进行刻蚀；以及去除所述对准的上部掩模层图案和多晶硅掩模层图案。6.根据权利要求5所述的浅沟槽隔离区域的制造方法，其特征在于，对所述半导体衬底进行刻蚀，以形成所述浅沟槽隔离区域的沟槽进一步包括：以所述下部掩模层图案为掩模对所述半导体衬底的上部进行第一刻蚀步骤以形成所述上部沟槽并对所述上部沟槽的顶部进行圆角化处理；以所述下部掩模层图案为掩模在所述上部沟槽的底部处对所述半导体衬底进行第二
刻蚀步骤，以形成具有倾斜侧壁的下部沟槽，其中，所...

【专利技术属性】
技术研发人员：秋成云，周娜，李俊杰，李琳，王佳，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：