封装结构以及电子设备制造技术

本发明专利技术提供一种封装结构以及电子设备，所述封装结构中，多个芯片依次堆叠在封装基板上，多个芯片占用了封装基板法线方向上的空间，使得多个芯片不需要占用过多的封装基板的平面面积，提高了封装基板的表面积利用率，有利于缩小封装基板的尺寸，进而减小封装结构的体积，降低封装成本；芯片堆叠结构通过第一焊线结构和第二焊线结构与封装基板实现连接，因此所述第一焊线结构和第二焊线结构在封装基板表面法线方向上分布，相应的第一焊线结构和第二焊线结构占用的封装基板的平面面积较小，提高了封装基板的表面积利用率，有利于缩小封装基板的尺寸，进而减小封装结构的体积。进而减小封装结构的体积。进而减小封装结构的体积。

【技术实现步骤摘要】
封装结构以及电子设备


[0001]本专利技术实施例涉及芯片封装
，尤其涉及一种封装结构以及电子设备。

技术介绍

[0002]随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball Grid Array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer Level Package，WLP)、三维封装(3D)和系统封装(SiP)等。
[0003]系统封装可以将多个不同功能的有源元件、无源元件、微机电系统(MEMS)、光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，相比于系统级芯片(System on Chip，SoC)，系统封装的集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。
[0004]但随着科技的发展，电子类产品如手机，平板，智能手表等都日趋多功能化、小型化、薄型化，要求产品内部芯片的封装做得更小、更薄，且可存储更大的数据量。由于芯片制造工艺限制以及芯片尺寸趋向小型化的要求，单颗芯片的容量仍有限，一般从4GB至16GB。如果存储装置需要更大的容量，则需要将多颗芯片封装在一起，半导体封装结构以多芯片封装为趋势，将两个或两个以上的半导体芯片组合在单一封装结构中，减少整体电路体积，并提高存储容量。
[0005]传统的多芯片封装结构采用并排式多芯片封装结构，即将两个或两个以上的芯片并排安装在同一基板上，由于基板会随着芯片数目的增加而加大，出现常规系统级封装(System In a Package，SIP)的体积较大，内存合封容量较小，基板利用率较低，封装成本较高等问题。

技术实现思路

[0006]本专利技术实施例解决的问题是提供封装结构以及电子设备，用于提升封装基板的面积利用率以及内存合封容量，缩小封装结构的尺寸，降低封装成本。
[0007]为解决上述问题，本专利技术实施例提供一种封装结构，包括：封装基板，包括连接端；多个芯片，依次堆叠于所述封装基板上，构成芯片堆叠结构；所述芯片堆叠结构露出所述连接端，每一所述芯片均包括芯片焊盘，且所述芯片堆叠结构中每一芯片的芯片焊盘均被露出；第一焊线结构，用于实现所述芯片焊盘与所述连接端连接；第二焊线结构，用于实现所述芯片焊盘之间的连接。
[0008]可选的，所述连接端包括一基板焊盘；所述第一焊线结构，包括：第一打线，用于连接所述基板焊盘和位于所述芯片堆叠结构中最靠近封装基板的所述芯片焊盘；所述第二焊线结构，包括：多个第二打线，分别用于实现所述芯片堆叠结构中相邻芯片的所述芯片焊盘之间的电连接。
[0009]可选的，在远离所述芯片堆叠结构的方向上，所述连接端包括多个相间隔的基板
焊盘；所述芯片堆叠结构包括多个堆叠结构，每个堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；所述第一焊线结构，包括：多个第三打线，分别用于将各个堆叠结构中最靠近所述封装基板的所述芯片焊盘分别与相对应的所述基板焊盘连接；所述第二焊线结构，包括：多个第四打线，分别用于实现各个所述堆叠结构中相邻芯片中的所述芯片焊盘之间的连接。
[0010]可选的，所述堆叠结构的数量与所述基板焊盘的数量相同。
[0011]可选的，在远离所述芯片堆叠结构的方向上，所述基板焊盘依次包括：第一焊盘和第二焊盘；所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括两个第一型芯片，所述第二堆叠结构包括两个第二型芯片；所述第三打线的数量为两个，一个所述第三打线用于将所述第一堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第一焊盘连接，另一个所述第三打线用于将所述第二堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第二焊盘连接；所述第四打线的数量为两个，一个所述第四打线用于实现相邻所述第一型芯片中的所述芯片焊盘之间的连接，另一个所述第四打线用于实现相邻所述第二型芯片中的所述芯片焊盘之间的连接。
[0012]可选的，所述芯片焊盘包括：相间隔的第一芯片电源焊盘和第二芯片电源焊盘，所述芯片焊盘在所述封装基板上的投影中，最靠近所述连接端的是第一芯片电源焊盘，且在所述投影中，相邻芯片的第一芯片电源焊盘相邻，且相邻芯片的第二芯片电源焊盘相邻；所述芯片堆叠结构包括多个堆叠结构，每个所述堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；堆叠结构中，最靠近所述封装基板的芯片为下芯片，最远离所述封装基板的为上芯片；所述第一焊线结构，包括：多个第五打线，分别用于将各个所述芯片的所述第一芯片电源焊盘均与所述连接端连接；所述第二焊线结构，包括：多个第六打线，用于实现各个所述堆叠结构中相邻所述芯片的第二芯片电源焊盘连接；以及一个或多个第七打线，用于将堆叠结构的上芯片与位于堆叠结构上方另一堆叠结构的下芯片的第一芯片电源焊盘连接相连接。
[0013]可选的，所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括依次远离所述封装基板的第一芯片和第二芯片，所述第二堆叠结构包括依次远离所述封装基板的第三芯片和第四芯片；所述连接端包括：在远离所述芯片堆叠结构的方向上，依次间隔排布的第一基板电源焊盘、第二基板电源焊盘以及第三基板电源焊盘；所述第五打线的数量为四个，分别将所述第一基板电源焊盘与所述第一芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第二芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第三芯片的第一芯片电源焊盘连接，将所述第三基板电源焊盘与所述第四芯片的第一芯片电源焊盘连接；所述第六打线的数量为两个，分别将所述第一芯片的第二芯片电源焊盘与所述第二芯片的第二芯片电源焊盘连接，将所述第三芯片的第二芯片电源焊盘与所述第四芯片的第二芯片电源焊盘连接；所述第七打线的数量为一个，将所述第二芯片的第一芯片电源焊盘与所述第三芯片的第一芯片电源焊盘连接。
[0014]可选的，所述芯片焊盘包括：相间隔的第一芯片电源焊盘和第二芯片电源焊盘，所述芯片焊盘在所述封装基板上的投影中，最靠近所述连接端的是第一芯片电源焊盘，且在所述投影中，相邻芯片的第一芯片电源焊盘相邻，且相邻芯片的第二芯片电源焊盘相邻；所
述芯片堆叠结构包括多个堆叠结构，每个所述堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；堆叠结构中，最靠近所述封装基板的芯片为下芯片，最远离所述封装基板的为上芯片；所述第一焊线结构，包括：多个第八打线，分别用于将最靠近所述封装基板以及最远离所述封装基板的所述芯片的所述第一芯片电源焊盘均与所述连接端连接；所述第二焊线结构，包括：多个第九打线，用于实现各个所述堆叠结构中相邻所述芯片的第二芯片电源焊盘连接；以及一个或多个第十打线，用于将堆叠结构的上芯片与位于堆叠结构上方另一堆叠结构的下芯片的第一芯片电源焊盘连接相连接。
[0015]可选的，所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：封装基板，包括连接端；多个芯片，依次堆叠于所述封装基板上，构成芯片堆叠结构；所述芯片堆叠结构露出所述连接端，每一所述芯片均包括芯片焊盘，且所述芯片堆叠结构中每一芯片的芯片焊盘均被露出；第一焊线结构，用于实现所述芯片焊盘与所述连接端连接；第二焊线结构，用于实现所述芯片焊盘之间的连接。2.如权利要求1所述的封装结构，其特征在于，所述连接端包括一基板焊盘；所述第一焊线结构，包括：第一打线，用于连接所述基板焊盘和位于所述芯片堆叠结构中最靠近封装基板的所述芯片焊盘；所述第二焊线结构，包括：多个第二打线，分别用于实现所述芯片堆叠结构中相邻芯片的所述芯片焊盘之间的电连接。3.如权利要求1所述的封装结构，其特征在于，在远离所述芯片堆叠结构的方向上，所述连接端包括多个相间隔的基板焊盘；所述芯片堆叠结构包括多个堆叠结构，每个堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；所述第一焊线结构，包括：多个第三打线，分别用于将各个堆叠结构中最靠近所述封装基板的所述芯片焊盘分别与相对应的所述基板焊盘连接；所述第二焊线结构，包括：多个第四打线，分别用于实现各个所述堆叠结构中相邻芯片中的所述芯片焊盘之间的连接。4.如权利要求3所述的封装结构，其特征在于，所述堆叠结构的数量与所述基板焊盘的数量相同。5.如权利要求3或4所述的封装结构，其特征在于，在远离所述芯片堆叠结构的方向上，所述基板焊盘依次包括：第一焊盘和第二焊盘；所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括两个第一型芯片，所述第二堆叠结构包括两个第二型芯片；所述第三打线的数量为两个，一个所述第三打线用于将所述第一堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第一焊盘连接，另一个所述第三打线用于将所述第二堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第二焊盘连接；所述第四打线的数量为两个，一个所述第四打线用于实现相邻所述第一型芯片中的所述芯片焊盘之间的连接，另一个所述第四打线用于实现相邻所述第二型芯片中的所述芯片焊盘之间的连接。6.如权利要求1所述的封装结构，其特征在于，所述芯片焊盘包括：相间隔的第一芯片电源焊盘和第二芯片电源焊盘，所述芯片焊盘在所述封装基板上的投影中，最靠近所述连接端的是第一芯片电源焊盘，且在所述投影中，相邻芯片的第一芯片电源焊盘相邻，且相邻芯片的第二芯片电源焊盘相邻；所述芯片堆叠结构包括多个堆叠结构，每个所述堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；堆叠结构中，最靠近所述封装基板的芯片为下芯片，最远离所述封装基板的为上芯片；
所述第一焊线结构，包括：多个第五打线，分别用于将各个所述芯片的所述第一芯片电源焊盘均与所述连接端连接；所述第二焊线结构，包括：多个第六打线，用于实现各个所述堆叠结构中相邻所述芯片的第二芯片电源焊盘连接；以及一个或多个第七打线，用于将堆叠结构的上芯片与位于堆叠结构上方另一堆叠结构的下芯片的第一芯片电源焊盘连接相连接。7.如权利要求6所述的封装结构，其特征在于，所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括依次远离所述封装基板的第一芯片和第二芯片，所述第二堆叠结构包括依次远离所述封装基板的第三芯片和第四芯片；所述连接端包括：在远离所述芯片堆叠结构的方向上，依次间隔排布的第一基板电源焊盘、第二基板电源焊盘以及第三基板电源焊盘；所述第五打线的数量为四个，分别将所述第一基板电源焊盘与所述第一芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第二芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第三芯片的第一芯片电源焊盘连接，将所述第三基板电源焊盘与所述第四芯片的第一芯片电源焊盘连接；所述第六打线的数量为两个，分别将所述第一芯片的第二...

【专利技术属性】
技术研发人员：梁伦鹏，孙顺清，尹秋峰，
申请(专利权)人：晶晨半导体上海股份有限公司，
类型：发明
国别省市：