半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有核心层；在核心层中形成沿第一方向延伸的间隔槽、以及沿第一方向延伸的多个平行排列的第一沟槽，间隔槽沿第二方向的尺寸小于或等于两倍侧墙宽度，且第一沟槽沿第二方向的尺寸大于两倍侧墙宽度，在第一方向上，相邻第一沟槽通过间隔槽相连通，或者，第一沟槽和间隔槽沿第二方向平行排列，其中，第二方向平行于基底表面且垂直于第一方向；形成覆盖第一沟槽侧壁的侧墙，侧墙还填充于间隔槽中，作为间隔层；形成间隔层后，去除剩余的核心层，形成第二沟槽；以侧墙和间隔层为掩膜，沿第一沟槽和第二沟槽刻蚀基底，形成目标图形。本发明专利技术实施例有利于提高图形传递的精度。本发明专利技术实施例有利于提高图形传递的精度。本发明专利技术实施例有利于提高图形传递的精度。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0004]目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高图形传递的精度。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；多个第一目标结构，位于所述基底中，所述第一目标结构沿第一方向延伸并沿第二方向平行排列，所述第二方向平行于所述基底表面且垂直于所述第一方向；多个第二目标结构，位于所述基底中，所述第二目标结构沿所述第一方向延伸并沿第二方向平行排列，在所述第二方向上，所述第二目标结构位于相邻所述第一目标结构之间且与所述第一目标结构相隔离；其中，所述第二目标结构与相邻第一目标结构之间具有第一间距，沿所述第一方向上的相邻所述第一目标结构之间的区域中，相邻所述第二目标结构具有第二间距，所述第二间距小于或等于两倍的所述第一间距；或者，所述第二目标结构与相邻第一目标结构之间具有第一间距，所述第一目标结构一侧的相邻所述第二目标结构之间具有第二间距，所述第二间距小于或等于两倍的所述第一间距。
[0007]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有核心层；在所述核心层中形成沿第一方向延伸的间隔槽、以及沿所述第一方向延伸的多个平行排列的第一沟槽，所述间隔槽和第一沟槽用于形成侧墙，所述间隔槽沿第二方向的尺寸小于或等于两倍所述侧墙宽度，且所述第一沟槽沿所述第二方向的尺寸大于两倍所述侧墙宽度，在所述第一方向上，相邻所述第一沟槽通过所述间隔槽相连通，或者，所述第一沟槽和所述间隔槽沿所述第二方向平行排列，其中，所述第二方向平行于所述基底表面而且垂直于所述第一方向；形成覆盖所述第一沟槽侧壁的侧墙，所述侧墙露出所述第一沟槽的剩余空间，且所述侧墙还填充于所述间隔槽中，所述间隔槽中的侧墙作为间隔层；形成所述间隔层后，去除剩余的所述核心层，形成第二沟槽，在所述第二方向上，相邻所述第二沟槽通过所述侧墙或间隔层相隔离；以所述侧墙和间隔层为掩膜，沿所述第一沟
槽和第二沟槽刻蚀所述基底，形成目标图形。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供一种半导体结构，所述第二目标结构与相邻第一目标结构之间具有第一间距，沿所述第一方向上的相邻所述第一目标结构之间的区域中，相邻所述第二目标结构具有第二间距，所述第二间距小于或等于两倍的所述第一间距，或者，所述第二目标结构与相邻第一目标结构之间具有第一间距，所述第一目标结构一侧的相邻所述第二目标结构之间具有第二间距，所述第二间距小于或等于两倍的所述第一间距；本专利技术实施例中，在形成所述半导体结构的过程中，通常是通过在基底上形成凸起的侧墙和间隔层后，在侧墙和间隔层所围成的空间下方的基底中形成所述第一目标结构和第二目标结构，而且，侧墙和间隔层通常是利用核心层中的沟槽和间隔槽的侧壁作为支撑来形成的，与直接在基底中形成第一目标结构和第二目标结构的方案相比，通过形成在第二方向具有较小尺寸的间隔槽，使得在沟槽侧壁形成侧墙的过程中，侧墙填充于间隔槽中以作为间隔层，因此，易于形成在第二方向上较小尺寸的侧墙和间隔层，且侧墙和间隔层的尺寸和位置的精度较高，这相应有利于精确控制第一目标结构和第二目标结构的图形精度，相应提高了图形传递的精度，并且，第一间距是通过侧墙的宽度决定的，所述第二间距小于或等于两倍的所述第一间距，这使得侧墙填充于间隔槽中，从而使得相邻所述第一目标结构的头部相隔离，与直接使用掩膜层使得第一目标结构的头部相互隔离的方案相比，随着集成电路特征尺寸的持续减小，减小了因掩膜层在第一目标结构头对头位置处的邻近效应，而导致相邻所述第一目标结构的头部相互合并的概率，在保障所述第一目标结构的头部相互隔离的同时，使得所述第一目标结构的头部位置尽可能地靠近，形成尺寸更小、部件更紧密的半导体结构，完善了所述半导体结构的形成方法；或者，所述第一目标结构一侧的相邻所述第二目标结构之间具有第二间距，与直接使用掩膜层使得相邻第二目标结构的相互隔离的方案相比，随着集成电路特征尺寸的持续减小，减小了因掩膜层在形成相邻第二目标结构时产生的邻近效应，而导致相邻所述第二目标结构相互合并的概率，在保障相邻所述第二目标结构相互隔离的同时，使得所述第二目标结构尽可能地靠近，形成尺寸更小、部件更紧密的半导体结构，完善了所述半导体结构的形成方法；综上，本专利技术实施例有利于提高图形传递的精度。
[0010]本专利技术实施例提供的形成方法中，所述第二方向平行于所述核心层表面而且垂直于所述第一方向，形成覆盖所述第一沟槽侧壁的侧墙，所述侧墙还填充于所述间隔槽中，且所述间隔槽中的侧墙作为间隔层，形成所述间隔层后，去除剩余的所述核心层，形成第二沟槽，在所述第二方向上，相邻所述第二沟槽通过所述侧墙或间隔槽相隔离；本专利技术实施例中，在基底上形成侧墙和间隔层，以所述侧墙和间隔层为掩膜，沿所述第一沟槽和第二沟槽刻蚀所述基底，形成目标图形，在基底上形成侧墙和间隔层，以所述侧墙和间隔层为掩膜，沿所述第一沟槽和第二沟槽刻蚀所述基底，形成目标图形，与直接在基底中形成目标图形的方案相比，通过形成在第二方向具有较小尺寸的间隔槽，使得在第一沟槽侧壁形成侧墙的过程中，侧墙形成在第一沟槽的侧壁并填充于间隔槽中，因此，易于形成在第二方向上较小尺寸的侧墙和间隔层，且侧墙和间隔层的尺寸和位置的精度较高，这相应有利于精确控制形成的目标图形的图形精度，相应提高了图形传递的精度，并且，当在所述第一方向上，相邻所述第一沟槽通过所述间隔槽相连通时，形成于所述间隔槽中的间隔层使得相邻所述
第一沟槽的头部相隔离，与直接使用掩膜层使得第一沟槽的头部相互隔离的方案相比，随着集成电路特征尺寸的持续减小，减小了因掩膜层在第一沟槽头对头位置处的邻近效应，而导致相邻所述第一沟槽的头部相互合并的概率，在保障所述第一沟槽的头部相互隔离的同时，使得所述第一沟槽的头部位置尽可能地靠近，形成尺寸更小、部件更紧密的半导体结构，完善了所述半导体结构的形成方法；或者，当所述第一沟槽和所述间隔槽沿所述第二方向平行排列时，在所述第二方向上，相邻所述第二沟槽通过所述侧墙或间隔层相隔离，与直接使用掩膜层使得相邻第二沟槽的相互隔离的方案相比，随着集成电路特征尺寸的持续减小，减小了因掩膜层在形成相邻第二沟槽时产生的邻近效应，而导致相邻所述第二沟槽相互合并的概率，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；多个第一目标结构，位于所述基底中，所述第一目标结构沿第一方向延伸并沿第二方向平行排列，所述第二方向平行于所述基底表面且垂直于所述第一方向；多个第二目标结构，位于所述基底中，所述第二目标结构沿所述第一方向延伸并沿第二方向平行排列，在所述第二方向上，所述第二目标结构位于相邻所述第一目标结构之间且与所述第一目标结构相隔离；其中，所述第二目标结构与相邻第一目标结构之间具有第一间距，沿所述第一方向上的相邻所述第一目标结构之间的区域中，相邻所述第二目标结构具有第二间距，所述第二间距小于或等于两倍的所述第一间距；或者，所述第二目标结构与相邻第一目标结构之间具有第一间距，所述第一目标结构一侧的相邻所述第二目标结构之间具有第二间距，所述第二间距小于或等于两倍的所述第一间距。2.如权利要求1所述的半导体结构，其特征在于，所述基底包括介电层；所述第一目标结构位于所述介电层中，所述第一目标结构为第一金属互连线；所述第二目标结构位于所述介电层中，所述第二目标结构为第二金属互连线。3.如权利要求2所述的半导体结构，其特征在于，所述介电层的材料包括SiOC、SiOCH、SiC、SiCN、SiO2、SiN和SiON中的一种或多种。4.如权利要求2所述的半导体结构，其特征在于，所述第一金属互连线的材料包括铜、铝和铜合金中的一种或多种，所述第二金属互连线的材料包括铜、铝和铜合金中的一种或多种。5.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有核心层；在所述核心层中形成沿第一方向延伸的间隔槽、以及沿所述第一方向延伸的多个平行排列的第一沟槽，所述间隔槽和第一沟槽用于形成侧墙，所述间隔槽沿第二方向的尺寸小于或等于两倍所述侧墙宽度，且所述第一沟槽沿所述第二方向的尺寸大于两倍所述侧墙宽度，在所述第一方向上，相邻所述第一沟槽通过所述间隔槽相连通，或者，所述第一沟槽和所述间隔槽沿所述第二方向平行排列，其中，所述第二方向平行于所述基底表面而且垂直于所述第一方向；形成覆盖所述第一沟槽侧壁的侧墙，所述侧墙露出所述第一沟槽的剩余空间，且所述侧墙还填充于所述间隔槽中，所述间隔槽中的侧墙作为间隔层；形成所述间隔层后，去除剩余的所述核心层，形成第二沟槽，在所述第二方向上，相邻所述第二沟槽通过所述侧墙或间隔层相隔离；以所述侧墙和间隔层为掩膜，沿所述第一沟槽和第二沟槽刻蚀所述基底，形成目标图形。6.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成所述间隔槽之后，形成所述第一沟槽。7.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述侧墙的步骤包括：形成保形覆盖所述核心层顶部、所述第一沟槽底部和侧壁、以及所述间隔槽底部和侧壁的侧墙材料层，位于所述间隔槽相对侧壁的所述侧墙材料层相接触；
去除位于所述核心层顶部和第一沟槽底部的侧墙材料层，保留位于所述第一沟槽侧壁和间隔槽中的侧墙材料层作为...

【专利技术属性】
技术研发人员：施维，熊鹏，李强，金吉松，吴轶超，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：