半导体芯片封装结构制造技术

提供芯片封装结构，芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分。芯片封装结构包含芯片结构位于重布线结构上方。芯片封装结构包含导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方，导电屏蔽膜电性连接至接地线，末端扩大部分的厚度从主要部分增加至导电屏蔽膜。分增加至导电屏蔽膜。分增加至导电屏蔽膜。

【技术实现步骤摘要】
半导体芯片封装结构
[0001]本申请为分案申请，其母案申请的申请号为201710432643.7，申请日为2017年6月9日，专利技术名称为“半导体芯片封装结构”。


[0002]本公开实施例涉及半导体技术，且特别涉及半导体芯片封装结构。

技术介绍

[0003]半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。
[0004]在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。
[0005]然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施，且半导体装置的效能容易受到影响。举例来说，电磁干扰(electromagnetic interference，EMI)对于大多数的半导体装置是个挑战。电磁干扰可干扰、降低或限制半导体装置的效能。

技术实现思路

[0006]在一些实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方，其中导电屏蔽膜电性连接至接地线，且其中末端扩大部分的厚度从主要部分增加至导电屏蔽膜。
[0007]在一些其他实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分，其中末端扩大部分的最大厚度大于主要部分的最大厚度，其中末端扩大部分定义第一侧壁，且其中介电结构不覆盖第一侧壁的至少一部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构上方并通过末端扩大部分电性连接至接地线。
[0008]在另外一些实施例中，提供芯片封装结构的形成方法，此方法包含提供第一芯片结构、第二芯片结构和围绕第一芯片结构和第二芯片结构的模塑化合物层；形成重布线结构于第一芯片结构、第二芯片结构和模塑化合物层上方，其中重布线结构包含介电结构和在介电结构中的接地线；实施机械性单切工艺于第一芯片结构与第二芯片结构之间以切割穿透模塑化合物层、介电结构和接地线，以形成第一芯片封装结构和第二芯片封装结构，并在接地线中产生从第一和第二芯片封装结构的单切侧壁分别暴露出的末端扩大部分；以及分别形成第一导电屏蔽膜和第二导电屏蔽膜于第一芯片封装结构和第二芯片封装结构上
方，其中第一和第二导电屏蔽膜分别电性连接至从第一和第二芯片封装结构的各自的单切侧壁暴露出的末端扩大部分。
附图说明
[0009]根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
[0010]图1A
‑
图1O为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。
[0011]图1M
‑
1为依据一些实施例的图1M的一区域的放大剖面示意图。
[0012]图1M
‑
2为依据一些实施例的图1M的接地线的放大上视图。
[0013]图1N
‑
1为依据一些实施例的图1N中的托盘(tray)的上视图。
[0014]图1O
‑
1为依据一些实施例的图1O的一区域的放大剖面示意图。
[0015]图2为依据一些其他实施例的部分地显示芯片封装结构的放大剖面示意图。
[0016]附图标记说明：
[0017]110 承载基板
[0018]120、240、A1、A2 粘着层
[0019]130缓冲层
[0020]140 导电层
[0021]150 掩模层
[0022]152 通孔
[0023]160、334 导通孔结构
[0024]170、310、320 芯片
[0025]180、230、262、264、266、332 介电层
[0026]210、336、338 接合垫
[0027]220 内连线结构
[0028]250、350 模塑化合物层
[0029]260 重布线结构
[0030]261、263、265 重布线
[0031]132、262a、264a、266a、622 开口
[0032]267 接垫
[0033]272、360 导电凸块
[0034]274、276 接地凸块
[0035]280 框架
[0036]300 芯片封装体
[0037]330、610 基底
[0038]342、344 导线
[0039]400、800 芯片封装结构
[0040]401 顶表面
[0041]403 底表面
[0042]410 底部填充层
[0043]500 切割轮
[0044]600 托盘
[0045]620 支架结构
[0046]630 间隔物结构
[0047]710 导电屏蔽膜
[0048]710a 导电屏蔽材料层
[0049]C 芯片结构
[0050]D 介电结构
[0051]E1、E2、E3 末端扩大部分
[0052]GL1、GL2、GL3、GL4 接地线
[0053]GP1、GP2 接地垫
[0054]L11、L12、L22、L32 长度
[0055]M1、M2、M3 主要部分
[0056]402、S1、S2、S3、S4 侧壁
[0057]T1、T2、T3、T12
’
、T22
’
、T32
’ꢀ
厚度
[0058]T12、T22、T32 最大厚度
[0059]W、W260、W400、W620 宽度
[0060]W1、W2、W3 配线层
[0061]W11、W12 线宽
具体实施方式
[0062]要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，包括：一重布线结构，包括一介电结构和在该介电结构中的一第一接地线，其中该第一接地线包括一第一主要部分和连接至该第一主要部分且从该介电结构横向露出的一第一末端扩大部分；一芯片结构，位于该重布线结构上方；一模塑化合物层，位于该重布线结构上方并围绕该芯片结构；一缓冲层，位于该芯片结构和该模塑化合物层上；一底部填充层，位于该缓冲层上；一芯片封装体，位于该底部填充层上方；以及一导电屏蔽膜，覆盖该芯片封装体的顶表面及侧壁，并直接接触该底部填充层、该缓冲层、该模塑化合物层及该第一接地线的该第一末端扩大部分，其中该导电屏蔽膜电性连接至该第一接地线，且其中该第一末端扩大部分的厚度从该第一主要部分增加至该导电屏蔽膜。2.如权利要求1所述的芯片封装结构，其中该重布线结构的宽度大于该芯片封装体的宽度。3.如权利要求1所述的芯片封装结构，更包括:一导电结构，通过该模塑化合物层、该缓冲层、该底部填充层，並將该芯片结构电性连接至该芯片封装体。4.如权利要求3所述的芯片封装结构，其中该导电结构包括:一导通孔结构，位于该模塑化合物层中；一导电层，位于该模塑化合物层中且在该导通孔结构上；以及一导电凸块，通过该缓冲层延伸至该底部填充层。5.如权利要求4所述的芯片封装结构，其中该导电屏蔽膜透过该底部填充层与该导电凸块横向隔开。6.如权利要求1所述的芯片封装结构，其中该第一末端扩大部分的侧壁与该芯片封装体的侧壁不共平面。7.如权利要求1所述的芯片封装结构，其中该第一该末端扩大部分的侧壁与该缓冲层的侧壁共平面。8.如权利要求1所述的芯片封装结构，其中该底部填充层的下部的宽度大于该底部填充层的上部的宽度。9.如权利要求1所述的芯片封装结构，其中该导电屏蔽膜覆盖该芯片封装体的顶表面的一第一厚度大于该导电屏蔽膜覆盖该第一末端扩大部分的侧壁的一第二厚度。10.如权利要求9所述的芯片封装结构，其中该导电屏蔽膜覆盖该第一末端扩大部分的侧壁的该第二厚度大于该导电屏蔽膜覆盖该重布线结构的底表面的一第三厚度。11.一种芯片封装结构的形成方法，包括：沉积一第一芯片结构和一第二芯片结构于一承载基板上方；形成一模塑化合物层围绕该第一芯片结构和该第二芯片结构；形成一介电结构于该模塑化合物层的一第一側上方，且形成一第一接地线于该介电结构中；移除该承载基板；
形成一缓冲层於该模塑化合物层相對於该第一側的一第二側上；形成一第一芯片封装体和一第二芯片封装体於该缓冲层上方；形成一底部填充层於该第一芯片封装体與该缓冲层之間及该第二芯片封装体與该缓冲层之間；切割该第一接地线以形成该第一接地线的一第一主要部分和连接至该第一主要部分且从该介电结构横向露出的一第一末端扩大部分，其中该第一末端扩大部分具有一逐渐增加的厚度；以及形成一第一导电屏蔽膜于该第一芯片封装体和该第二芯片封装体上方，其中该导电屏蔽膜直接接触该底部填充层、该缓冲层、该模塑化合物层及该第一接地线的该第一末端扩大部分。12.如权利要求11所述的芯片封装结构的形成方法，其中在切割该第一接地线之后，该第一主要部分具有一均匀的厚度。13.如权利要求11所述的芯片封装结构的形成方法，还包括:在...

【专利技术属性】
技术研发人员：林俊成，蔡柏豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：