一种毫米波芯片的级联方法、装置及系统制造方法及图纸

本申请公开了一种毫米波芯片的级联方法、装置及系统，本申请将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；将所述第二毫米波芯片的级联输出端口连接至第三毫米波芯片的级联输入端口。本申请改善了常用的星型结构组成的主从通信方式的效率低的问题。由于不再需要主处理器逐一访问，在毫米波芯片具备独立处理能力的情况下，单位时间内发挥了其分担主处理单元运算的优势。优势。优势。

【技术实现步骤摘要】
一种毫米波芯片的级联方法、装置及系统


[0001]本申请涉及毫米波芯片领域，尤其是一种毫米波芯片的级联方法、装置及系统。

技术介绍

[0002]相关毫米波雷达设计中，为了使测量更精确，一般都会使用多发多收的天线方式。而一般一颗毫米波芯片所兼容的发送和接收天线是有限的，所以往往需要多个芯片级联使得雷达系统具备更多的发送天线和接收天线。
[0003]目前常用的级联方式均为星型结构，即有一个主处理单元，通过一条通讯总线与所有毫米波芯片进行级联。此类方法则要求主处理单元对各个毫米波芯片要有通讯管理，需要周期访问各个毫米波芯片或各个毫米波芯片通过信号线告诉主处理单元可进行访问，从而主处理单元对各个毫米波芯片发起访问。此类星型结构组成的主从通信方式在总线上属于分时复用，效率较为低下，且使用此类通讯方式一般情况下是从设备没有独立处理能力，所有信息都交由主处理单元进行处理，此时会对主处理单元的性能要求较高。而当毫米波芯片作为从设备且具备独立处理能力时，使用此类通讯方式，由于仍然需要主处理单元逐一访问每个毫米波芯片，所以在单位时间内并不能高效的利用毫米波芯片的处理能力为主处理单元分担运算。此类通讯方式并不能发挥具备独立处理能力的毫米波芯片的所有优势。
[0004]因此，相关技术存在的上述技术问题亟待解决。

技术实现思路

[0005]本申请旨在解决相关技术中的技术问题之一。为此，本申请实施例提供一种毫米波芯片的级联方法、装置及系统，能够对毫米波芯片进行级联，高效利用毫米波芯片的处理能力为主处理单元分担运算。
[0006]根据本申请实施例一方面，提供一种毫米波芯片的级联方法，毫米波芯片至少包括两个级联端口，所述方法包括：
[0007]将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；
[0008]将所述第二毫米波芯片的级联输出端口连接至第三毫米波芯片的级联输入端口。
[0009]在其中一个实施例中，所述方法还包括：
[0010]根据毫米波芯片处于通信网络的位置确定级联端口为级联输入端口或级联输出端口。
[0011]在其中一个实施例中，所述级联输入端口和所述级联输出端口为相同协议的并行接口或串行接口，所述级联输入端口和所述级联输出端口通过专用的DMA通道进行数据传输。
[0012]在其中一个实施例中，所述方法还包括：
[0013]通过所述主处理单元向第一毫米波芯片发出数据读取命令；
[0014]接收毫米波芯片回传的数据。
[0015]在其中一个实施例中，所述接收毫米波芯片回传的数据，包括：
[0016]依次接收所述第一毫米波芯片、所述第二毫米波芯片和所述第三毫米波芯片回传的数据。
[0017]根据本申请实施例一方面，提供一种毫米波芯片的级联装置，所述装置包括：
[0018]第一模块，用于将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；
[0019]第二模块，用于将所述第二毫米波芯片的级联输出端口连接至第三毫米波芯片的级联输入端口。
[0020]根据本申请实施例一方面，提供一种毫米波芯片的级联装置，所述装置包括：
[0021]至少一个处理器；
[0022]至少一个存储器，所述存储器用于存储至少一个程序；
[0023]当至少一个所述程序被至少一个所述处理器执行时实现如前面实施例所述的一种毫米波芯片的级联方法。
[0024]根据本申请实施例一方面，提供一种毫米波芯片，所述芯片包括：第一毫米波芯片、第二毫米波芯片、第三毫米波芯片和主处理单元，所述第一毫米波芯片的级联输入端口连接至所述主处理单元，所述第一毫米波芯片的级联输出端口连接至所述第二毫米波芯片的级联输入端口，所述第二毫米波芯片的级联输出端口连接至所述第三毫米波芯片的级联输入端口。
[0025]在其中一个实施例中，所述级联输入端口和所述级联输出端口为相同协议的并行接口或串行接口，所述级联输入端口和所述级联输出端口通过专用的DMA通道进行数据传输。
[0026]在其中一个实施例中，数据通过所述第一毫米波芯片传递到下一级的所述第二毫米波芯片，最后传递到所述第三毫米波芯片；所述第三毫米波芯片将数据反馈到上一级的所述第二毫米波芯片，然后到所述第一毫米波芯片，最后到所述主处理单元，且数据流中所述主处理单元发起访问。
[0027]本申请实施例提供的一种毫米波芯片的级联方法、装置及系统的有益效果为：本申请将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；将所述第二毫米波芯片的级联输出端口连接至第三毫米波芯片的级联输入端口。本申请改善了常用的星型结构组成的主从通信方式的效率低的问题。由于不再需要主处理器逐一访问，在毫米波芯片具备独立处理能力的情况下，单位时间内发挥了其分担主处理单元运算的优势。
[0028]本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0029]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。
[0030]图1为本申请实施例提供的毫米波芯片示意图；
[0031]图2为本申请实施例提供的一种毫米波芯片的级联方法的流程图；
[0032]图3为本申请实施例提供的毫米波芯片级联方式示意图；
[0033]图4为本申请实施例提供的毫米波芯片级联后数据流示意图；
[0034]图5为本申请实施例提供的一种毫米波芯片的级联装置的示意图；
[0035]图6为本申请实施例提供的另一种毫米波芯片的级联装置的示意图。
具体实施方式
[0036]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0037]本申请的说明书和权利要求书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0038]在本文中提及“实施例”意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种毫米波芯片的级联方法，其特征在于，毫米波芯片至少包括两个级联端口，所述方法包括：将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；将所述第二毫米波芯片的级联输出端口连接至第三毫米波芯片的级联输入端口。2.根据权利要求1所述的一种毫米波芯片的级联方法，其特征在于，所述方法还包括：根据毫米波芯片处于通信网络的位置确定级联端口为级联输入端口或级联输出端口。3.根据权利要求1所述的一种毫米波芯片的级联方法，其特征在于，所述级联输入端口和所述级联输出端口为相同协议的并行接口或串行接口，所述级联输入端口和所述级联输出端口通过专用的DMA通道进行数据传输。4.根据权利要求1所述的一种毫米波芯片的级联方法，其特征在于，所述方法还包括：通过所述主处理单元向第一毫米波芯片发出数据读取命令；接收毫米波芯片回传的数据。5.根据权利要求4所述的一种毫米波芯片的级联方法，其特征在于，所述接收毫米波芯片回传的数据，包括：同时所述第一毫米波芯片、所述第二毫米波芯片和所述第三毫米波芯片回传的数据。6.一种毫米波芯片的级联装置，其特征在于，所述装置包括：第一模块，用于将第一毫米波芯片的级联输入端口连接至主处理单元，将所述第一毫米波芯片的级联输出端口连接至第二毫米波芯片的级联输入端口；第二模...

【专利技术属性】
技术研发人员：吴文豪，罗俊，刘文冬，张慧，周春元，高伟，
申请(专利权)人：珠海微度芯创科技有限责任公司，
类型：发明
国别省市：