一种具有电池防摔功能的定时电路制造技术

一种具有电池防摔功能的定时电路，包括低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，供电电源Vdd1接晶振电路及低电池防摔电路的一端，晶振电路的另一端接分频定时电路，低电池防摔电路的另一端输出供电电源vdd2，供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，第一PMOS管P0的栅极与第一电容C0的一端接接地端GND，第一PMOS管P0的漏极与第一电容C0的另一端相连，且作为复位信号接在分频定时电路的一端，分频定时电路输出定时信号；当供电电源Vdd1瞬间掉电后，低电池防摔电路输出的供电电源vdd2持续供电一预定时间。供电一预定时间。供电一预定时间。

【技术实现步骤摘要】
一种具有电池防摔功能的定时电路


[0001]本技术属于照明电路
，涉及一种具有电池防摔功能的定时电路。

技术介绍

[0002]户外照明应用越来越广泛，例如，道路灯(英文road lamp/street light) 道路是城市的动脉。道路灯是在道路上设置为在夜间给车辆和行人提供必要能见度的照明设施。道路灯可以改善交通条件，减轻驾驶员疲劳，并有利于提高道路通行能力和保证交通安全。庭院灯、景观灯与路灯形成立体的照明模式，增强道路装饰效果，美化城市夜景，也可弥补道路灯照度的不足。
[0003]目前，具有定时开启及关断的LED照明在户外照明应用中成了主力。具有开启及关断的功能可以减少人为控制，可保证LED照明灯在白天关断和夜晚开启。本领域技术人员清楚，LED照明离不开电池盒产品，然而，在应用电池盒产品时，在运输途中或人为操作失误均可能导致电池盒中电池抖动造成供电瞬间消失，通常电池供电瞬间消失的时间最大可达5～10ms。
[0004]在现有技术中，可以采用一种用存储记忆方式去保持该供电电压持续一会，但该技术方案所涉及的芯片内部功耗会较高，不适合长时间存储信息且成本较高；另外一种方式可以在供电电源端并联电容，虽然该技术方案可有效解决上述问题，但应用成本相应提高不少。

技术实现思路

[0005]为解决的上述技术问题，本技术提出一种全新的具有电池防摔功能的定时电路，其在电源供电瞬间消失时，可有效延迟内部电池放电时间，其不仅能确保在防摔时间过后不用启动定时复位功能，且节省了功耗。
[0006]为实现上述目的，本技术的技术方案如下：
[0007]一种具有电池防摔功能的定时电路，其包括低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，供电电源Vdd1 接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，所述第一PMOS管P0的栅极与所述第一电容C0的一端接接地端GND，所述第一 PMOS管P0的漏极与所述第一电容C0的另一端相连，且作为复位信号接在所述分频定时电路的一端，所述分频定时电路输出定时信号；其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源 vdd2持续供电一预定时间。
[0008]进一步地，所述低电池防摔电路包括第一PMOS管P1、第二PMOS管 P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS 管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS
管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管 P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一 PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS 管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管 P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS 管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3 的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。
[0009]进一步地，所述的低电池防摔电路，其包括：
[0010]第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS 管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四 NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容 C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1 漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二 PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS 管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS 管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四 PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管 P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四 NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻 R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。
[0011]进一步地，所述的低电池防摔电路，其包括：
[0012]第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS 管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五 NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源 Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻 R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管 P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四 NMOS管N4的栅极和漏极、第五NMOS管N5的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有电池防摔功能的定时电路，其特征在于，包括：低电池防摔电路、晶振电路、第一PMOS管P0、第一电容C0及分频定时电路；其中，供电电源Vdd1接所述晶振电路及所述低电池防摔电路的一端，所述晶振电路的另一端接所述分频定时电路，所述低电池防摔电路的另一端输出供电电源vdd2，所述供电电源vdd2接分频定时电路的输入端及第一PMOS管P0的源极，所述第一PMOS管P0的栅极与所述第一电容C0的一端接接地端GND，所述第一PMOS管P0的漏极与所述第一电容C0的另一端相连，且作为复位信号接在所述分频定时电路的一端，所述分频定时电路输出定时信号；其中，在所述供电电源Vdd1供电后，所述晶振电路开始工作，所述供电电源Vdd1经所述低电池防摔电路产生供电电源vdd2，从而为分频定时电路提供电源；在所述供电电源Vdd1瞬间掉电后，所述低电池防摔电路输出的所述供电电源vdd2持续供电一预定时间。2.根据权利要求1所述的具有电池防摔功能的定时电路；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。3.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极
与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。4.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。5.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。6.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述
第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极和漏极、第四NMOS管N4的栅极和漏极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源vdd2。7.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第五NMOS管N5、第一电阻R1、第二电阻R2及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、所述第四PMOS管P4的栅极和漏极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、漏极及P4的源极、第五NMOS管N5的栅极相连；所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接...

【专利技术属性】
技术研发人员：陈长兴，郑俊娟，
申请(专利权)人：上海裕芯电子科技有限公司，
类型：新型
国别省市：