本实用新型专利技术公开了一种内外时钟相位同步电路及装置，其中内外时钟相位同步电路包括时钟检测模块和时钟同步模块，所述时钟同步模块包括锁相环和晶振单元，所述锁相环中设有通断控制单元，所述时钟检测模块和锁相环的输入端分别和外部时钟源连接，所述时钟检测模块的输出端和通断控制单元控制端连接，所述晶振单元和通断控制单元分别与锁相环中的压控振荡器连接。内外时钟相位同步装置包括硬质板，硬质板上安装有内外时钟相位同步电路。本实用新型专利技术可以在没有外部时钟信号时，提供内部时钟信号，当检测到外部时钟信号时，将内外时钟信号进行相位同步。进行相位同步。进行相位同步。
【技术实现步骤摘要】
一种内外时钟相位同步电路及装置
[0001]本技术涉及微波上变频领域，尤其涉及一种内外时钟相位同步电路及装置。
技术介绍
[0002]随着通信技术的发展，使用的载波频率变得越来越高，带宽也越来越宽，因而对宽带发射机提出了更高的要求。上变频模块为发射机中最为重要的模块之一，它对中频信号进行上变频处理。上变频处理是将具有一定频率的输入信号，改换成具有更高频率的输出信号(通常不改变信号的信息内容和调制方式)的过程，上变频的输入信号需要一个本机振荡信号，本机振荡信号一般由锁相环、直接数字频率合成器以及谐波发生器构成的本振模块产生，这些电路都需要一个时钟信号。
[0003]时钟信号包括内部时钟信号和外部时钟信号，如何在内外时钟信号均存在的情况下保证上变频模块和本振模块正常工作，是值得考虑的问题。
技术实现思路
[0004]本技术要解决的技术问题就在于：针对现有技术存在的技术问题，本技术提供一种内外时钟相位同步电路及装置，当没有外部参考时钟信号时，提供内部时钟信号，当检测到外部参考时钟信号时，将内外时钟信号进行同步。
[0005]为解决上述技术问题，本技术提出的技术方案为：
[0006]一种内外时钟相位同步电路，包括时钟检测模块和时钟同步模块，所述时钟同步模块包括锁相环和晶振单元，所述锁相环中设有通断控制单元，所述时钟检测模块和锁相环的输入端分别和外部时钟源连接，所述时钟检测模块的输出端和通断控制单元控制端连接，所述晶振单元和通断控制单元分别与锁相环中的压控振荡器连接。
[0007]进一步的，所述时钟检测模块包括依次连接的检波单元、时钟放大单元和时钟比较单元，所述检波单元的输入端和外部时钟源连接，所述时钟比较单元的输出端和通断控制单元控制端连接。
[0008]进一步的，所述锁相环还包括鉴相器和滤波器，所述鉴相器、滤波器、通断控制单元和压控振荡器依次连接，且所述鉴相器输入端和外部时钟源连接。
[0009]进一步的，还包括控制器单元，所述控制器单元的输入端和时钟检测模块输出端连接，且所述控制器单元的输出端和所述锁相环的鉴相器输入端连接。
[0010]进一步的，还包括分路单元，所述分路单元的输入端和外部时钟源连接，所述分路单元的第一输出端和时钟检测模块的输入端连接，所述分路单元的第二输出端和锁相环的输入端连接。
[0011]进一步的，所述时钟放大单元包括第一运算放大器，所述第一运算放大器的正输入端和检波单元连接，所述第一运算放大器的负输入端通过电阻R1接地且通过电阻R2连接第一运算放大器的输出端，所述第一运算放大器的输出端和时钟比较单元连接。
[0012]进一步的，所述第一运算放大器的正输入端和检波单元输出端之间设有电阻R3。
[0013]进一步的，所述时钟比较单元包括第二运算放大器，所述第二运算放大器的正输入端和时钟放大单元连接，所述第二运算放大器的负输入端连接分压电路，所述第二运算放大器的输出端和通断控制单元控制端连接。
[0014]进一步的，所述分压电路包括电阻R4和电阻R5，所述第二运算放大器的负输入端通过电阻R4连接比较电压源且通过电阻R5接地。
[0015]本技术还提出一种内外时钟相位同步装置，包括硬质板，所述硬质板上安装有任一所述的内外时钟相位同步电路。
[0016]与现有技术相比，本技术的优点在于：
[0017]本技术包括时钟检测模块和时钟同步模块，时钟同步模块包括锁相环和晶振单元，且锁相环中设有通断控制单元，由时钟检测模块与通断控制单元控制端连接，来控制锁相环工作，当时钟检测模块没有检测到外部时钟时，通断控制单元断开，锁相环不工作，此时由晶振单元提供内部时钟信号，当时钟检测模块检测到外部时钟时，通断控制单元闭合，锁相环开始工作，可将晶振提供的内部时钟信号与外部时钟信号进行相位同步。
附图说明
[0018]图1为本技术实施例一的内外时钟相位同步电路方框图。
[0019]图2为本技术实施例一的时钟放大单元及时钟比较单元电路图。
[0020]图3为本技术实施例二的内外时钟切换设备方框图。
[0021]图例说明：1
‑
时钟检测模块、2
‑
时钟同步模块、3
‑
控制器单元、4
‑
分路单元、11
‑
检波单元、12
‑
时钟放大单元、13
‑
时钟比较单元、21
‑
晶振单元、22
‑
通断控制单元、23
‑
压控振荡器、24
‑
鉴相器、25
‑
滤波器。
具体实施方式
[0022]以下结合说明书附图和具体优选的实施例对本技术作进一步描述，但并不因此而限制本技术的保护范围。
[0023]实施例一
[0024]如图1所示，本实施例提出一种内外时钟相位同步电路，包括时钟检测模块1和时钟同步模块2，时钟同步模块2包括锁相环和晶振单元21，锁相环中设有通断控制单元22，时钟检测模块1和锁相环的输入端分别和外部时钟源连接，时钟检测模块1的输出端和通断控制单元22控制端连接，晶振单元21和通断控制单元22分别与锁相环中的压控振荡器23连接。
[0025]本实施例中，时钟检测模块1检测到外部时钟信号后控制通断控制单元22闭合，未检测到外部时钟信号则通断控制单元22保持断开。因此当外部时钟源未产生时钟信号(即无外部时钟信号)时，由于通断控制单元22断开，锁相环不工作，此时由晶振单元21产生频率为100MHz时钟信号并通过压控振荡器23输出作为内部时钟信号，当外部时钟源产生10MHz的时钟信号(即检测到外部时钟信号)时，通断控制单元22闭合，锁相环开始工作，用10MHz去锁晶振单元21产生的100MHz时钟信号的相位，使得所输出的时钟信号与外部时钟信号相位同步。
[0026]如图1所示，本实施例中的锁相环包括依次连接的鉴相器24、滤波器25、通断控制
单元22和压控振荡器23，其中鉴相器24输入端和外部时钟源连接，压控振荡器23的输出端与外部设备的时钟输入端连接。外部时钟信号输入鉴相器24作为参考信号，鉴相器24将参考信号的相位与压控振荡器23输出信号的相位进行比较，电荷泵会产生其相位差的电流，将其输出给滤波器25，通过滤波器25后输出相位差对应的电压，当通断控制单元22将滤波器25和压控振荡器23相连时，此电压会控制压控振荡器23输出相应的频率，通过锁相环，能够有效提升频率锁定时间和整体电路的相位噪声。
[0027]本实施例中，晶振单元21采用100MHz晶振，以产生稳定的100MHz时钟信号，通断控制单元22采用直流开关，以进行有效的分合闸操作，滤波器25采用环路滤波器，在鉴相器24的输出端衰减高频误差分量，以提高抗干扰性能；并且在环路跳出锁定状态时，提高环路以短期存储，并迅速恢复信号。
[本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种内外时钟相位同步电路，其特征在于，包括时钟检测模块(1)和时钟同步模块(2)，所述时钟同步模块(2)包括锁相环和晶振单元(21)，所述锁相环中设有通断控制单元(22)，所述时钟检测模块(1)和锁相环的输入端分别和外部时钟源连接，所述时钟检测模块(1)的输出端和通断控制单元(22)控制端连接，所述晶振单元(21)和通断控制单元(22)分别与锁相环中的压控振荡器(23)连接。2.根据权利要求1所述的内外时钟相位同步电路，其特征在于，所述时钟检测模块(1)包括依次连接的检波单元(11)、时钟放大单元(12)和时钟比较单元(13)，所述检波单元(11)的输入端和外部时钟源连接，所述时钟比较单元(13)的输出端和通断控制单元(22)控制端连接。3.根据权利要求1所述的内外时钟相位同步电路，其特征在于，所述锁相环还包括鉴相器(24)和滤波器(25)，所述鉴相器(24)、滤波器(25)、通断控制单元(22)和压控振荡器(23)依次连接，且所述鉴相器(24)输入端和外部时钟源连接。4.根据权利要求1所述的内外时钟相位同步电路，其特征在于，还包括控制器单元(3)，所述控制器单元(3)的输入端和时钟检测模块(1)输出端连接，且所述控制器单元(3)的输出端和所述锁相环的鉴相器(24)输入端连接。5.根据权利要求1所述的内外时钟相位同步电路，其特征在于，还包括分路单元...
【专利技术属性】
技术研发人员：王勇，胡格，王萌，
申请(专利权)人：湖南艾科诺维科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。