一种锁相环电路、本地振荡器及电子设备制造技术

本申请公开了一种锁相环电路、本地振荡器及电子设备，其中锁相环电路包括：初始锁相环路、相位快锁环路和频率快锁环路。初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，其第二输入端用于接收外部输入的相位快锁控制信号，其输出端连接于压控振荡器的相位快锁端；频率快锁环路的输入端用于接收外部输入的频率段设定参数，其输出端连接于环路滤波器的频率快锁端。本申请中，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。锁定时间。锁定时间。

【技术实现步骤摘要】
一种锁相环电路、本地振荡器及电子设备


[0001]本申请属于电子电路
，尤其涉及一种锁相环电路、本地振荡器及电子设备。

技术介绍

[0002]锁相环电路常用于本地时钟产生环路，它产生数倍于时钟的频率，传统的锁相环电路架构如图1所示，包含鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)、反馈分频器(DIV)和压控振荡器(VCO)。然而，实际锁相环从鉴频到鉴相整个过程中，会消耗太多的时间，别的模块还需要留出锁相环锁定时间。因此，如何缩减锁相环的锁定时间，是本领域技术人员亟需解决的技术问题。

技术实现思路

[0003]有鉴于此，本申请实施例提供了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，以解决现有技术中锁相环锁定时间过长的问题。
[0004]第一方面，本申请实施例提供一种锁相环电路，包括：
[0005]初始锁相环路、相位快锁环路和频率快锁环路；
[0006]所述初始锁相环路包括依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LF、压控振荡器VCO和反馈分频器DIV；
[0007]所述相位快锁环路的第一输入端连接于鉴频鉴相器PFD的参考时钟输入端，所述相位快锁环路的第二输入端用于接收外部输入的相位快锁控制信号；所述相位快锁环路的输出端连接于压控振荡器VCO的相位快锁端；
[0008]所述频率快锁环路的输入端用于接收外部输入的频率段设定参数；所述频率快锁环路的输出端连接于环路滤波器LF的频率快锁端。
[0009]一种可能的实现方式中，所述相位快锁环路包括：延迟单元、第一与门和第二与门；
[0010]所述延迟单元的输入端为所述相位快锁环路的第一输入端，所述延迟单元的输出端连接于所述第一与门的第一输入端；
[0011]所述第一与门的第二输入端连接于所述延迟单元的输入端，所述第一与门的输出端连接于所述第二与门的第一输入端；
[0012]所述第二与门的第二输入端为所述相位快锁环路的第二输入端，所述第二与门的输出端为所述相位快锁环路的输出端。
[0013]一种可能的实现方式中，所述频率快锁环路包括：数模转换器DAC和输出缓冲器Buffer；
[0014]所述数模转换器DAC的输入端为所述频率快锁环路的输入端，所述数模转换器DAC的输出端连接于所述输出缓冲器Buffer的正输入端；
[0015]所述输出缓冲器Buffer的负输入端与其输出端连接，所述输出缓冲器Buffer的输
出端为所述频率快锁环路的输出端。
[0016]本申请第一方面实施例的锁相环电路，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
[0017]第二方面，本申请实施例提供一种缩减锁相环锁定时间的方法，应用第一方面所述的锁相环电路，所述方法包括：
[0018]频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接；
[0019]相位快锁环路在初始锁相环路锁定在相应的频率段之后，根据外部输入的相位快锁控制信号进入相位快锁阶段；在相位快锁阶段中，相位快锁环路将参考时钟的上升边沿注入到压控振荡器VCO，使得初始锁相环路快速进行相位锁定。
[0020]一种可能的实现方式中，所述频率快锁环路接收外部输入的频率段设定参数，以使初始锁相环路在启动过程中快速锁定相应的频率段，包括：
[0021]所述数模转换器DAC根据外部输入的频率段设定参数将自身设定在相应的频率段，以使初始锁相环路在启动过程中快速锁定相应的频率段。
[0022]一种可能的实现方式中，所述在初始锁相环路锁定在相应的频率段之后，频率快锁环路断开与环路滤波器LF的连接，包括：
[0023]在初始锁相环路锁定在相应的频率段之后，输出缓冲器Buffer设为高电阻状态，使得频率快锁环路断开与环路滤波器LF的连接。
[0024]第三方面，本申请实施例提供一种本地振荡器，该本地振荡器包括第一方面的锁相环电路。
[0025]一种可能的实现方式中，该本地振荡器还包括依次连接的第一控制开关、分频器和第二控制开关；所述第二控制开关的输出端连接于所述锁相环电路的参考信号输入端；
[0026]所述第一控制开关，用于切换接入的外部片内振荡器或片外时钟；
[0027]所述第二控制开关，用于控制所述第一控制开关过来的时钟信号是通过分频器还是直通所述锁相环电路。
[0028]一种可能的实现方式中，所述分频器采用二分频器。
[0029]本申请第三方面实施例的本地振荡器，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
[0030]第四方面，本申请实施例提供一种电子设备，该电子设备包括第三方面的本地振荡器。
[0031]本申请第四方面实施例的电子设备，在初始锁相环路的基础上增加了相位快锁环路和频率快锁环路，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。
附图说明
[0032]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通
技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0033]附图1示出了现有的一种锁相环路的示意图；
[0034]附图2示出了本申请的一种锁相环电路的示意图；
[0035]附图3示出了本申请的一种电荷泵CP、环路滤波器LF和压控振荡器VCO的电路图；
[0036]附图4示出了本申请的一种缩减锁相环锁定时间的方法的流程图；
[0037]附图5示出了本申请的一种本地振荡器的示意图；
[0038]附图6示出了本申请的一种片内振荡器的电路图。
具体实施方式
[0039]下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0040]如图2所示，本申请实施例提供的一种锁相环电路10，包括：初始锁相环路、相位快锁环路100和频率快锁环路200。
[0041]具体的，初始锁相环路包括依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LF、压控振荡器VCO和反馈分频器DIV。
[0042]初始锁相环路与图1所示现有的锁相环路相同，本申请是在初始锁相环路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环电路，其特征在于，包括：初始锁相环路、相位快锁环路和频率快锁环路；所述初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；所述相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，所述相位快锁环路的第二输入端用于接收外部输入的相位快锁控制信号，所述相位快锁环路的输出端连接于压控振荡器的相位快锁端；所述频率快锁环路的输入端用于接收外部输入的频率段设定参数，所述频率快锁环路的输出端连接于环路滤波器的频率快锁端。2.根据权利要求1所述的锁相环电路，其特征在于，所述相位快锁环路包括：延迟单元、第一与门和第二与门；所述延迟单元的输入端为所述相位快锁环路的第一输入端，所述延迟单元的输出端连接于所述第一与门的第一输入端；所述第一与门的第二输入端连接于所述延迟单元的输入端，所述第一与门的输出端连接于所述第二与门的第一输入端；所述第二与门的第二输入端为所述相位快锁环路的第二输入端，所述第二与门的输出端为所述相位快锁环路...

【专利技术属性】
技术研发人员：黄胜，
申请(专利权)人：浙江地芯引力科技有限公司，
类型：新型
国别省市：