MOS器件的制作方法技术

本申请公开了一种MOS器件的制作方法，包括：提供一衬底，该衬底包括元胞区域和终端区域，元胞区域的衬底中形成有第一沟槽，终端区域的衬底中形成第二沟槽，衬底、第一沟槽和第二沟槽表面形成有第一介质层，第一沟槽内形成有第一屏蔽栅，第二沟槽内形成有第二屏蔽栅；形成第二介质层，第二介质层填满第一沟槽但不填满第二沟槽，第二介质层为保形介质层；去除除目标区域以外其它区域的第一介质层和第二介质层，目标区域包括第二沟槽的侧壁以及第一沟槽中第一屏蔽栅的上方区域；在第一沟槽的侧壁形成第三介质层；在第一沟槽和第二沟槽中填充多晶硅层，第一沟槽中的多晶硅层构成MOS器件的栅极，第二沟槽中的多晶硅层构成终端结构的栅极。的栅极。的栅极。

【技术实现步骤摘要】
MOS器件的制作方法


[0001]本申请涉及半导体集成电路制造
，具体涉及一种MOS器件的制作方法。

技术介绍

[0002]金属
‑
氧化物半导体场效应晶体管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor，MOSFET，本申请中简称为“MOS”)器件是应用于模拟电路与数字电路的电子器件。
[0003]其中，沟槽型MOS(trench MOS)器件由于具有更低的导通电阻和栅漏电荷密度，从而具有更低的导通和开关损耗，以及更快的开关速度，其通常被作为功率器件(又被称为“电子电力器件”)被广泛应用于消费电子产品、新能源汽车、服务器以及控制设备等领域。通常，在集成有沟槽型MOS器件的晶圆上，可通过设置终端结构(termination structure)减小器件的表面电场。
[0004]参考图1，其示出了相关技术中提供的沟槽型MOS器件的剖面示意图。示例性的，如图1所示，衬底110包括元胞区域101和终端区域102，元胞区域101用于集成MOS器件，终端区域102用于集成终端结构，衬底110上形成有掺杂区111，元胞区域101的掺杂区111和衬底110中形成有第一屏蔽栅结构，第一屏蔽栅结构从内向外包括第一栅介质层121和MOS器件的多晶硅栅，其中多晶硅栅包括第一屏蔽栅131和位于第一屏蔽栅131上方的第一栅极132，第一屏蔽栅131和第一栅极132之间由第一栅介质层121进行隔离，第一屏蔽栅结构两侧的掺杂区111中形成有重掺杂区1121、1122；终端区域102的掺杂区111和衬底110中形成有第二屏蔽栅结构，第二屏蔽栅结构从内向外包括第二栅介质层122和终端结构的多晶硅栅，其中多晶硅栅包括第二屏蔽栅133和位于第二屏蔽栅133上方的第二栅极134，第二屏蔽栅133和第二栅极134之间由第二栅介质层122进行隔离。由于第一栅介质层121和第二栅介质层122的侧壁区域同时形成，第二栅介质层122的侧壁区域较薄，容易在图1中虚线椭圆所示的区域发生击穿。
[0005]鉴于此，相关技术中提供了一种沟槽型MOS器件的制作方法，在多晶硅层回刻后，继续填充介质层且使元胞区域和终端区域同时进行回刻蚀，再形成阻挡层选择性氧化，进而在终端结构的侧壁形成较厚的栅介质层。
[0006]参考图2至图5，其示出了相关技术中提供的一种沟槽型MOS器件的制作方法的形成示意图：如图2所示，衬底110中形成有第一沟槽1011和第二沟槽1012，第一沟槽1011用于形成第一屏蔽栅结构，第二沟槽1012用于形成第二屏蔽栅结构，衬底110和沟槽(第一沟槽1011和第二沟槽1012)表面形成有第一介质层1201，依次通过沉积多晶硅层和刻蚀后，第一沟槽1011中剩余的多晶硅层形成第一屏蔽栅131，第二沟槽1012中剩余的多晶硅层形成第二屏蔽栅133；如图3所示，在沟槽1011和沟槽1022中填充第二介质层1202，并去除沟槽外的介质层；如图4所示，在衬底110上形成阻挡层140，通过光刻工艺在阻挡层140上覆盖光阻(图4中未示出)，暴露出第一沟槽1011和第二沟槽1012上方的区域，其中，第一沟槽1011为多个相同尺寸沟槽并联的重复单元(图2至图5中以一个单元做示例性说明)，上方需要同时
暴露，因此第一沟槽1011上方暴露的区域的宽度W1大于第二沟槽1012上方暴露的区域的宽度W2，进行刻蚀，去除第一沟槽1011中第一屏蔽栅131上方的介质层，去除第二沟槽1012中第二屏蔽栅133上方中间区域的介质层，第二沟槽1012中剩余的介质层形成终端结构的第二栅介质层122；如图5所示，后续在第一屏蔽栅131上方的侧壁形成第三介质层，第三介质层和剩余的第一介质层1201形成MOS器件的第一栅介质层121，在第一屏蔽栅131上方形成第一栅极132，在第二屏蔽栅133的上方形成第二栅极134，在衬底110中形成掺杂区111，在第一屏蔽栅结构两侧的掺杂区111中形成重掺杂区1121、1122。
[0007]由上述可知，虽然相关技术对终端结构的侧壁栅介质层的厚度进行了增加，然而其制作过程中需要在第一沟槽和第二沟槽上方打开不同尺寸的窗口，伴随第二沟槽1012尺寸不断减小，第二沟槽上方暴露区域受光刻工艺套刻误差的影响较大，从而导致其良率较低。

技术实现思路

[0008]本申请提供了一种MOS器件的制作方法，可以解决相关技术中提供的沟槽型MOS器件的制作方法由于受套刻误差影响较大所导致良率较低的问题，该方法包括：。
[0009]提供一衬底，从俯视角度观察，所述衬底包括元胞区域和终端区域，所述元胞区域用于集成MOS器件，所述终端区域用于集成终端结构，所述元胞区域的衬底中形成有第一沟槽，所述终端区域的衬底中形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度，所述衬底、所述第一沟槽和所述第二沟槽表面形成有第一介质层，所述第一沟槽内形成有第一屏蔽栅，所述第二沟槽内形成有第二屏蔽栅，所述第一屏蔽栅的顶部低于所述第一沟槽的开口，所述第二屏蔽栅的顶部低于所述第二沟槽的开口；
[0010]形成第二介质层，所述第二介质层填满所述第一沟槽但不填满所述第二沟槽，所述第二介质层为保形介质层；
[0011]去除除目标区域以外其它区域的第一介质层和第二介质层，所述目标区域包括所述第二沟槽的侧壁以及所述第一沟槽中所述第一屏蔽栅的上方区域；
[0012]在所述第一沟槽的侧壁形成第三介质层；
[0013]在所述第一沟槽和所述第二沟槽中填充多晶硅层，所述第一沟槽中的多晶硅层构成第一栅极，所述第一栅极是所述MOS器件的栅极，所述第二沟槽中的多晶硅层构成第二栅极，所述第二栅极是所述终端结构的栅极。
[0014]在一些实施例中，所述去除除目标区域以外其它区域的第一介质层和第二介质层，包括：
[0015]通过光刻工艺在所述第二沟槽上方的预定区域覆盖光阻；
[0016]进行刻蚀，去除除所述目标区域以外其它区域的第一介质层和第二介质层；
[0017]去除光阻。
[0018]在一些实施例中，所述预定区域的宽度大于所述第二沟槽的宽度。
[0019]在一些实施例中，所述去除除目标区域以外其它区域的第一介质层和第二介质层，包括：
[0020]通过光刻工艺在第二沟槽中填充满光阻；
[0021]进行刻蚀，去除除所述第一沟槽和所述第二沟槽外的第二介质层；
[0022]通过光刻工艺在所述第二沟槽上方的预定区域覆盖光阻；
[0023]进行刻蚀，去除除所述目标区域以外其它区域的第一介质层和第二介质层；
[0024]去除光阻。
[0025]在一些实施例中，所述在所述第一沟槽和所述第二沟槽中填充多晶硅层之后，还包括：
[0026]在所述衬底中形成掺杂区；
[0027]在所述第一屏蔽栅和所述第一栅极两侧的掺杂区中形成重掺杂区。
[0028]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS器件的制作方法，其特征在于，包括：提供一衬底，从俯视角度观察，所述衬底包括元胞区域和终端区域，所述元胞区域用于集成MOS器件，所述终端区域用于集成终端结构，所述元胞区域的衬底中形成有第一沟槽，所述终端区域的衬底中形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度，所述衬底、所述第一沟槽和所述第二沟槽表面形成有第一介质层，所述第一沟槽内形成有第一屏蔽栅，所述第二沟槽内形成有第二屏蔽栅，所述第一屏蔽栅的顶部低于所述第一沟槽的开口，所述第二屏蔽栅的顶部低于所述第二沟槽的开口；形成第二介质层，所述第二介质层填满所述第一沟槽但不填满所述第二沟槽，所述第二介质层为保形介质层；去除除目标区域以外其它区域的第一介质层和第二介质层，所述目标区域包括所述第二沟槽的侧壁以及所述第一沟槽中所述第一屏蔽栅的上方区域；在所述第一沟槽的侧壁形成第三介质层；在所述第一沟槽和所述第二沟槽中填充多晶硅层，所述第一沟槽中的多晶硅层构成第一栅极，所述第一栅极是所述MOS器件的栅极，所述第二沟槽中的多晶硅层构成第二栅极，所述第二栅极是所述终端结构的栅极。2.根据权利要求1所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：颜树范，刘须电，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：