执行读取操作的装置制造方法及图纸

本发明专利技术涉及一种执行读取操作的装置。所述装置包括控制时钟生成电路，其被配置为当执行读取操作时从第一内部时钟生成第一切换参考时钟并且从第一反相内部时钟生成第二切换参考时钟。该装置还包括选通信号生成电路，其被配置为生成其电平在切换时段期间与第一切换参考时钟和第二切换参考时钟同步地变换的数据选通信号。据选通信号。据选通信号。

【技术实现步骤摘要】
执行读取操作的装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年4月1日提交韩国知识产权局的韩国申请第10
‑
2021
‑
0043010号的优先权，其整体公开内容通过引用合并于此。


[0003]本公开的实施方式总体上涉及一种用于执行读取操作的装置。

技术介绍

[0004]半导体器件可以通过使用多相时钟来稳定地提高诸如读取操作的各种内部操作的速度，其中多相时钟通过对外部时钟的频率进行分频而生成。
[0005]当执行用于将数据发送到外部的读取操作时，所述半导体器件可以将具有关于数据传输定时的信息的选通信号与数据一起发送到外部。

技术实现思路

[0006]各种实施方式涉及一种能够执行读取操作的装置。
[0007]在一个实施方式中，一种装置可以包括：控制时钟生成电路，被配置为在执行读取操作时从第一内部时钟生成第一切换参考时钟并从第一反相内部时钟生成第二切换参考时钟；以及选通信号生成电路，被配置为生成其电平在切换时段期间与第一和第二切换参考时钟同步地变换的数据选通信号，其中第一和第二切换参考时钟的生成顺序根据用于读取操作的读取命令与第一内部时钟和第一反相内部时钟中的哪一个同步而改变。
[0008]在一个实施方式中，一种装置可以包括：控制时钟生成电路，被配置为在执行读取操作时从第一内部时钟生成第一切换参考时钟并且从第一反相内部时钟生成第二切换参考时钟；以及数据输出电路，被配置为与第一和第二切换参考时钟同步地输出读取数据作为数据，其中第一和第二切换参考时钟的生成顺序根据用于读取操作的读取命令与第一内部时钟和第一反相内部时钟中的哪一个同步而改变。
[0009]根据本公开的实施方式，当执行读取操作时，通过根据读取命令的生成时间点改变从内部时钟生成用于设置数据选通信号的前导(后导)模式的前导(后导)控制时钟的路径，可以减少用于设置前导(后导)模式的电路中消耗的功率和面积。
[0010]此外，根据本公开的实施方式，当执行读取操作时，通过维持从内部时钟生成用于切换数据选通信号的切换控制时钟的路径，而不管读取命令的生成时间点如何，可以防止当生成切换控制时钟的路径根据读取命令的生成时间点改变时生成的数据选通信号的特性劣化。
附图说明
[0011]图1是图示根据本公开的实施方式的系统的配置的框图。
[0012]图2是示出图1所示装置的实施方式的配置的框图。
[0013]图3是有助于描述图2所示的内部时钟生成电路的操作的时序图。
[0014]图4是有助于描述图2所示的时段信号生成电路的操作的时序图。
[0015]图5是图示图2所示的控制时钟生成电路的实施方式的配置的框图。
[0016]图6和图7是有助于描述图5所示的内部时段信号生成电路的操作的时序图。
[0017]图8是图示图5所示的控制时钟输出电路的实施方式的配置的电路图。
[0018]图9是图示图2所示的选通信号生成电路的实施方式的图。
[0019]图10是图示图2所示的数据输出电路的实施方式的图。
[0020]图11和图12是有助于描述在图2所示的装置中执行的读取操作的时序图。
[0021]图13是示出图1所示系统的另一实施方式的配置的框图。
具体实施方式
[0022]在以下实施方式的描述中，术语“预设”表示当参数在过程或算法中使用时，参数的数值是预先确定的。根据实施方式，可以在过程或算法开始时或在过程或算法正在执行时设置参数的数值。
[0023]用于区分各部件的诸如“第一”和“第二”的术语不受部件限制。例如，第一部件可被称为第二部件，反之亦然。
[0024]当一个部件被称为“耦接”或“连接”到另一部件时，应当理解，这些部件可以彼此直接耦接或连接，或者通过置于其间的另一部件彼此耦接或连接。另一方面，当一个部件被称为“直接耦接”或“直接连接”到另一部件时，应当理解，这些部件彼此直接耦接或连接，而没有在其间插入另一部件。
[0025]“逻辑高电平”和“逻辑低电平”用于描述信号的逻辑电平。具有“逻辑高电平”的信号区别于具有“逻辑低电平”的信号。例如，当具有第一电压的信号对应于具有“逻辑高电平”的信号时，具有第二电压的信号可以对应于具有“逻辑低电平”的信号。根据实施方式，“逻辑高电平”可以被设置为高于“逻辑低电平”的电压。根据实施方式，信号的逻辑电平可以被设置为不同的逻辑电平或相反的逻辑电平。例如，根据实施方式可以将具有逻辑高电平的信号设置为具有逻辑低电平，并且根据实施方式可以将具有逻辑低电平的信号设置为具有逻辑高电平。
[0026]在下文中，将通过实施方式更详细地描述本公开的教导。实施方式仅用于举例说明本公开的教导，本公开的范围不受这些实施方式的限制。
[0027]图1是图示根据本公开的实施方式的系统100的配置的框图。如图1所示，系统100可以包括控制器(CONTROLLER)110和装置120。装置120可以由半导体器件来实现。
[0028]控制器110可以包括第一控制引脚110_1、第二控制引脚110_2、第三控制引脚110_3和第四控制引脚110_4。装置120可以包括第一装置引脚120_1、第二装置引脚120_2、第三装置引脚120_3和第四装置引脚120_4。控制器110可以通过耦接在第一控制引脚110_1和第一装置引脚120_1之间的第一传输线130_1向装置120发送命令CMD。可以根据实施方式以各种方式设置命令CMD的比特位数。控制器110可以通过耦接在第二控制引脚110_2和第二装置引脚120_2之间的第二传输线130_2向装置120发送时钟CLK。控制器110可以通过耦接在第三控制引脚110_3和第三装置引脚120_3之间的第三传输线130_3向装置120发送数据选通信号DQS以及从装置120接收数据选通信号DQS。控制器110可以通过耦接在第四控制引脚
110_4和第四装置引脚120_4之间的第四传输线130_4向装置120发送数据DQ以及从装置120接收数据DQ。可以根据实施方式以各种方式设置数据DQ的比特位数。
[0029]装置120可以包括内部时钟生成电路(INTERNAL CLOCK GEN)201、控制时钟生成电路(CONTROL CLOCK GEN)207、选通信号生成电路(DQS GEN)209和数据输出电路(DATA OUTPUT CIRCUIT)211。装置120可以基于命令CMD、时钟CLK和数据选通信号DQS执行各种内部操作，包括将数据DQ发送到控制器110的读取操作。装置120可通过接收具有用于执行读取操作的逻辑电平组合的命令CMD来生成读取命令RD(参见图2)。
[0030]内部时钟生成电路201可以接收时钟CLK，从而生成具有不同相位的内部时钟ICLK、QCLK、ICLKB和QCLKB(参见图2)。
[0031]控制时钟生成电路207可以根据读取命令RD的生成时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：控制时钟生成电路，被配置为当执行读取操作时，从第一内部时钟生成第一切换参考时钟，并从第一反相内部时钟生成第二切换参考时钟；以及选通信号生成电路，被配置为生成其电平在切换时段期间与所述第一切换参考时钟和所述第二切换参考时钟同步地变换的数据选通信号，其中，所述第一切换参考时钟和所述第二切换参考时钟的生成顺序根据用于所述读取操作的读取命令与所述第一内部时钟和所述第一反相内部时钟中的哪一个同步而改变。2.根据权利要求1所述的装置，其中，所述控制时钟生成电路被配置为，当所述读取命令与所述第一内部时钟同步时：在其中第一切换参考时段信号被激活的时段期间输出所述第一内部时钟作为所述第一切换参考时钟；以及在其中第二切换参考时段信号被激活的时段期间输出所述第一反相内部时钟作为所述第二切换参考时钟，其中，当执行所述读取操作时，所述第一切换参考时段信号和所述第二切换参考时段信号被顺序激活。3.根据权利要求2所述的装置，其中，所述控制时钟生成电路被配置为，当所述读取命令与所述第一反相内部时钟同步时：在其中所述第二切换参考时段信号被激活的时段期间输出所述第一内部时钟作为所述第一切换参考时钟；以及在其中所述第一切换参考时段信号被激活的时段期间输出所述第一反相内部时钟作为所述第二切换参考时钟。4.根据权利要求2所述的装置，还包括：时段信号生成电路，被配置为当执行所述读取操作时，在读取延时时段的结束时间点激活所述第一切换参考时段信号，以及晚于所述第一切换参考时段信号激活所述第二切换参考时段信号。5.根据权利要求1所述的装置，其中，所述选通信号生成电路被配置为与所述第一切换参考时钟和所述第二切换参考时钟同步地将所述数据选通信号设置为第一逻辑电平。6.根据权利要求1所述的装置，其中：所述控制时钟生成电路被配置为当执行所述读取操作时，从第二内部时钟生成第一切换延迟时钟，并从第二反相内部时钟生成第二切换延迟时钟；以及所述选通信号生成电路被配置为生成其电平在所述切换时段期间与所述第一切换延迟时钟和所述第二切换延迟时钟同步地变换的所述数据选通信号，其中，所述第一切换延迟时钟和所述第二切换延迟时钟的生成顺序根据所述读取命令与所述第一内部时钟和所述第一反相内部时钟中的哪一个同步而改变。7.根据权利要求6所述的装置，还包括：内部时钟生成电路，被配置为基于时钟生成彼此具有90度相位差的所述第一内部时钟、所述第二内部时钟、所述第一反相内部时钟和所述第二反相内部时钟。8.根据权利要求6所述的装置，其中，所述选通信号生成电路被配置为与所述第一切换延迟时钟和所述第二切换延迟时钟同步地将所述数据选通信号设置为第二逻辑电平。9.根据权利要求6所述的装置，还包括：
数据输出电路，被配置为通过与所述第一切换参考时钟和所述第二切换参考时钟以及所述第一切换延迟时钟和所述第二切换延迟时钟同步地串行化读取数据来输出数据。10.根据权利要求1所述的装置，其中：所述控制时钟生成电路被配置为根据所述读取命令与所述第一内部时钟和所述第一反相内部时钟中的哪一个同步，输出所述第一内部时钟和所述第一反相内部时钟中的一个作为前导参考时钟；以及所述选通信号生成电路被配置为生成其电平在前导时段期间与所述前导参考时钟同步地变换的所述数据选通信号。11.根据权利要求10所述的装置，其中：所述控制时钟生成电路被配置为根据所述读取命令与所述第一内部时钟和所述第一反相内部时钟中的哪一个同步，输出第二内部时钟和第二反相内部时钟中的...

【专利技术属性】
技术研发人员：金光淳，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：