芯片版本识别电路及芯片制造技术

本实用新型专利技术提供一种芯片版本识别电路和芯片，该芯片版本识别电路包括多个输出高电平或低电平的版本号电路；每一个版本号电路包括发送高电平的tieh单元和发送低电平的tiel单元以及反相器，tieh单元的输出端或tiel单元的输出端与反相器的输入端电连接。该芯片应用该芯片版本识别电路。本实用新型专利技术的芯片版本识别电路可便于识别芯片版本。电路可便于识别芯片版本。电路可便于识别芯片版本。

【技术实现步骤摘要】
芯片版本识别电路及芯片


[0001]本技术涉及芯片电路
，具体的，涉及一种芯片版本识别电路，还涉及该芯片版本识别电路的芯片。

技术介绍

[0002]目前，一颗芯片进行流片回来后，随着实际应用的需求越来越多，所以会有改版和升级，在实际应用中，因为同时新老产品的存在，如无法获知芯片的版本，会给实际应用在使用、维护和使用都造成很大的困扰。
[0003]为了便于识别不同版本的芯片，现有的方法是在芯片的外表面设置特殊的图案进行标识，但由于每次改版后都会进行一次封装，这种设置图案的方式，在修改时存在不便，也影响美观。
[0004]因此，需要考虑识别芯片新老版本的新设计。

技术实现思路

[0005]本技术的第一目的是提供一种可便于识别芯片版本的芯片版本识别电路。
[0006]本技术的第二目的是提供一种可便于识别芯片版本的芯片。
[0007]为了实现上述第一目的，本技术提供的芯片版本识别电路包括多个输出高电平或低电平的版本号电路；每一个版本号电路包括发送高电平的tieh单元和发送低电平的tiel单元以及反相器，tieh单元的输出端或tiel单元的输出端与反相器的输入端电连接。
[0008]由上述方案可见，本技术的芯片版本识别电路通过设置多个输出高电平或低电平的版本号电路，可根据不同的版本选择输出高电平或者低电平，将多个版本号电路的输出的电平进行组合，形成芯片版本号，以便进行识别。同时，采用tieh单元和tiel单元，可根据需要输出高电平或低电平选择tieh单元或tiel单元与反相器连接，tieh单元和tiel单元还可进一步起到静电保护的作用，保障电路的安全。而且，通过设置反相器，使tieh单元和tiel单元输出的电平通过反相器输出，是为了便于在版本号更换时，便于线路的更换。
[0009]进一步的方案中，tieh单元包括第一PMOS管和第一NMOS管，第一PMOS管的源极与电源端电连接，第一PMOS管的栅极与第一NMOS管的栅极电连接，第一PMOS管的漏极与tieh单元的输出端电连接，第一NMOS管的漏极与第一NMOS管的栅极电连接，第一NMOS管的源极接地。
[0010]进一步的方案中，tiel单元包括第二PMOS管和第二NMOS管，第二PMOS管的源极与电源端电连接，第二PMOS管的栅极与第二NMOS管的栅极电连接，第二PMOS管的漏极与第二PMOS管的栅极电连接，第二NMOS管的漏极与tiel单元的输出端电连接，第二NMOS管的源极接地。
[0011]由此可见，tieh单元通过设置第一PMOS管和第一NMOS管，tiel单元通过设置第二PMOS管和第二NMOS管，可输出稳定的电平，确保版本号的准确性。
[0012]进一步的方案中，版本号电路的数量为八个。
[0013]由此可见，设置八个版本号电路，可满足芯片版本号更新的需求。
[0014]为了实现上述第二目的，本技术提供的芯片包括基板，基板上设置有芯片版本识别电路和输出引脚，芯片版本识别电路包括多个输出高电平或低电平的版本号电路，输出引脚的数量与版本号电路的数量相等，每一个版本号电路的输出端对应电连接一个输出引脚；每一个版本号电路包括发送高电平的tieh单元和发送低电平的tiel单元以及反相器，tieh单元的输出端或tiel单元的输出端通过金属引线与反相器的输入端电连接，反相器的输出端与对应的输出引脚电连接；tieh单元、tiel单元和反相器均位于基板的同一电路层。
[0015]由上述方案可见，本技术的芯片版本识别电路通过设置多个输出高电平或低电平的版本号电路，可根据不同的版本选择输出高电平或者低电平，将多个版本号电路的输出的电平进行组合，形成芯片版本号，以便进行识别。采用tieh单元和tiel单元，可根据需要输出高电平或低电平选择tieh单元或tiel单元与反相器连接，tieh单元和tiel单元还可进一步起到静电保护的作用，保障电路的安全。而且，通过设置反相器，使tieh单元和tiel单元输出的电平通过反相器输出，且tieh单元、tiel单元和反相器均位于基板的同一电路层，是为了便于在版本号更换需要更换tieh单元、tiel单元和反相器的连接关系时，仅需通过更换金属层的引线，减少多层修改的不便，有利线路的更换。
[0016]进一步的方案中，tieh单元包括第一PMOS管和第一NMOS管，第一PMOS管的源极与电源端电连接，第一PMOS管的栅极与第一NMOS管的栅极电连接，第一PMOS管的漏极与tieh单元的输出端电连接，第一NMOS管的漏极与第一NMOS管的栅极电连接，第一NMOS管的源极接地。
[0017]进一步的方案中，tiel单元包括第二PMOS管和第二NMOS管，第二PMOS管的源极与电源端电连接，第二PMOS管的栅极与第二NMOS管的栅极电连接，第二PMOS管的漏极与第二PMOS管的栅极电连接，第二NMOS管的漏极与tiel单元的输出端电连接，第二NMOS管的源极接地。
[0018]由此可见，tieh单元通过设置第一PMOS管和第一NMOS管，tiel单元通过设置第二PMOS管和第二NMOS管，可输出稳定的电平，确保版本号的准确性。
[0019]进一步的方案中，多个版本号电路依次排列在基板上。
[0020]由此可见，多个版本号电路依次排列在基板上，可便于版本号的输出排布，便于修改线路。
[0021]进一步的方案中，版本号电路的数量为八个。
[0022]由此可见，设置八个版本号电路，可满足芯片版本号更新的需求。
附图说明
[0023]图1是本技术芯片实施例的结构示意图。
[0024]图2是本技术芯片实施例中芯片版本识别电路的电路原理框图。
[0025]图3是本技术芯片实施例中在芯片版本识别电路处tieh单元与反相器电连接的结构剖视示意图。
[0026]图4是本技术芯片实施例中芯片版本识别电路的电路原理图。
[0027]以下结合附图及实施例对本技术作进一步说明。
具体实施方式
[0028]如图1所示，本实施例中，芯片包括基板1，基板1上设置有芯片版本识别电路2和输出引脚3，芯片版本识别电路2包括多个输出高电平或低电平的版本号电路21，多个版本号电路21依次排列在基板1上。输出引脚3的数量与版本号电路21的数量相等，每一个版本号电路21的输出端对应电连接一个输出引脚3，本实施例中，版本号电路21的数量为八个。
[0029]参见图2，每一个版本号电路21包括发送高电平的tieh单元211和发送低电平的tiel单元212以及反相器213，tieh单元211的输出端或tiel单元212的输出端通过金属引线214与反相器213的输入端电连接，反相器213的输出端与对应的输出引脚3电连接。由于芯片中的器件较多，不易查找单个器件，因此，同时设置tieh单元211和tiel单元212可增大版本号电路21的版图占用面积，以便查找。此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片版本识别电路，其特征在于：包括多个输出高电平或低电平的版本号电路；每一个所述版本号电路包括发送高电平的tieh单元和发送低电平的tiel单元以及反相器，所述tieh单元的输出端或所述tiel单元的输出端与所述反相器的输入端电连接。2.根据权利要求1所述的芯片版本识别电路，其特征在于：所述tieh单元包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极与电源端电连接，所述第一PMOS管的栅极与所述第一NMOS管的栅极电连接，所述第一PMOS管的漏极与所述tieh单元的输出端电连接，所述第一NMOS管的漏极与所述第一NMOS管的栅极电连接，所述第一NMOS管的源极接地。3.根据权利要求2所述的芯片版本识别电路，其特征在于：所述tiel单元包括第二PMOS管和第二NMOS管，所述第二PMOS管的源极与所述电源端电连接，所述第二PMOS管的栅极与所述第二NMOS管的栅极电连接，所述第二PMOS管的漏极与所述第二PMOS管的栅极电连接，所述第二NMOS管的漏极与所述tiel单元的输出端电连接，所述第二NMOS管的源极接地。4.根据权利要求1至3任一项所述的芯片版本识别电路，其特征在于：所述版本号电路的数量为八个。5.一种芯片，其特征在于：包括基板，所述基板上设置有芯片版本识别电路和输出引脚，所述芯片版本识别电路包括多个输出高电平或低电平的版本号电路，所述输出引脚的数量与所述版本号电路的数量相...

【专利技术属性】
技术研发人员：陈明瑜，陈永烈，茹金泉，陈明娇，
申请(专利权)人：珠海鸿芯科技有限公司，
类型：新型
国别省市：