双栅晶体管存储单元及存储器制造技术

本实用新型专利技术公开了双栅晶体管存储单元及存储器，其中，双栅晶体管存储单元包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。本实用新型专利技术采用一个晶体管作为存储单元，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维集成技术中。技术中。技术中。

【技术实现步骤摘要】
双栅晶体管存储单元及存储器


[0001]本技术涉及存储
，尤其涉及的是一种双栅晶体管存储单元及存储器。

技术介绍

[0002]铁电材料是指具有铁电效应的材料，它具备铁电性和压电性，即可以在一定的温度范围内发生自发极化，并且若在某一方向上给材料施加压力，它的内部会发生极化，在表面产生电荷。铁电存储器则是利用铁电材料的一种存储结构，可以达到非易失性存储的目的。它被广泛的应用于低压、低功耗的应用中，可以作为独立的存储器，也可以嵌入微控制器和微处理器中发挥作用。它优良的特性使其成为带电可擦可编程只读存储器(Electrically Erasable Programmable Read
‑
Only Memory，EEPROM)、闪存(FLASH)、静态随机存取存储器(Static Random
‑
Access Memory，SRAM)的潜在替代品。
[0003]铁电存储器一般由电容和场效应晶体管构成。前期的铁电存储器每个存储单元是“双管双容”结构，现在主流的存储单元已经优化为“单管单容”结构。
[0004]由于三维集成技术的兴起，铁电存储器开始应用到三维集成技术中，但在集成的过程中，存储电容器的集成通常会限制缩小时的最小占地面积，这样便限制了存储单元的最小面积。
[0005]因此，现有技术还有待于改进和发展。

技术实现思路

[0006]鉴于上述现有技术的不足，本技术的目的在于提供一种双栅晶体管存储单元及存储器，以解决现有铁电存储器在集成的过程中，存储电容的集成限制存储单元的最小面积的问题。
[0007]本技术的技术方案如下：
[0008]一种双栅晶体管存储单元，其包括：
[0009]第一栅极；
[0010]第一介电层，设置在所述第一栅极的顶面；
[0011]沟道层，设置在所述第一介电层的顶面；
[0012]源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；
[0013]第二介电层，设置在所述沟道层的顶面；
[0014]第二栅极，设置在所述第二介电层的顶面。
[0015]本技术的进一步设置，所述第一介电层还包括：绝缘层，所述绝缘层设置在所述铁电层与所述第一栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第一栅极的一侧。
[0016]本技术的进一步设置，所述第一介电层的厚度为5
‑
100纳米。
[0017]本技术的进一步设置，所述双栅晶体管存储单元还包括：字线，所述字线与所述第一栅极连接。
[0018]本技术的进一步设置，所述双栅晶体管存储单元还包括：位线,所述位线与所述源极连接。
[0019]本技术的进一步设置，所述双栅晶体管存储单元还包括：地线，所述地线与所述漏极连接。
[0020]本技术的进一步设置，所述双栅晶体管存储单元还包括读取线，所述读取线与所述第二栅极连接。
[0021]本技术的进一步设置，所述铁电层为铁电材料制成；所述绝缘层为二氧化硅材料制成。
[0022]一种存储器，其包括基板，以及上述所述的双栅晶体管存储单元，所述双栅晶体管存储单元阵列设置在所述基板上。
[0023]本技术的进一步设置，所述基板为硅板。
[0024]本技术所提供的一种双栅晶体管存储单元及存储器，其中，双栅晶体管存储单元包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。本技术采用一个晶体管作为存储单元，消除了存储电容限制存储单元缩小面积的缺陷，使得铁电存储器可以很好的应用在三维集成技术中。
附图说明
[0025]为了更清楚的说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0026]图1是本技术中双栅晶体管存储单元的层结构示意图。
[0027]图2是本技术中双栅晶体管存储单元的三维结构示意图。
[0028]图3是本技术中双栅晶体管存储单元的电路原理图。
[0029]图4是本技术中存储器的结构示意图。
[0030]图5是本技术中双栅晶体管存储单元的数据读写方法的流程示意图。
[0031]图6是本技术中双栅晶体管存储单元的制备方法的流程示意图。
[0032]附图中各标记：100、双栅晶体管存储单元；101、第一栅极；102、第一介电层；1021、铁电层；1022、绝缘层；103、沟道层；104、源极；105、漏极；106、第二介电层；107、第二栅极；200、基板。
具体实施方式
[0033]本技术提供一种双栅晶体管存储单元及存储器，为使本技术的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本技术进一步详细说明。应当
理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0034]在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本技术实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
[0035]应该进一步理解的是，本技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
[0036]本
技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本技术所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双栅晶体管存储单元，其特征在于，包括：第一栅极；第一介电层，设置在所述第一栅极的顶面；沟道层，设置在所述第一介电层的顶面；源极与漏极，所述源极与所述漏极设置在所述第一介电层的顶面并位于所述沟道层两侧；其中，所述第一介电层包括铁电层，所述铁电层位于所述源极与所述漏极的底面；第二介电层，设置在所述沟道层的顶面；第二栅极，设置在所述第二介电层的顶面。2.根据权利要求1所述的双栅晶体管存储单元，其特征在于，所述第一介电层还包括：绝缘层，所述绝缘层设置在所述铁电层与所述第一栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第一栅极的一侧。3.根据权利要求2所述的双栅晶体管存储单元，其特征在于，所述第一介电层的厚度为5
‑
100纳米。4.根据权利要求1所述的双栅晶体管...

【专利技术属性】
技术研发人员：李毅达，周冰，程振，林龙扬，张国飙，沈美，朱泉舟，
申请(专利权)人：南方科技大学，
类型：新型
国别省市：