一种实现efuse结构的芯片多次写操作的方法、系统及SOC技术方案

本申请公开了一种实现efuse结构的芯片多次写操作的方法、系统及SOC，所述方法包括：将芯片的区域划分为第一区域和第二区域，所述第一区域为数据写入区域，所述第二区域为备份区域；当第一区域的数据写入完毕后，对所述第一区域的写入数据进行校对；如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，所述第一比特位为所述第一区域中的任一比特位。对efuse结构的芯片进行写操作时，如果写入数据错误或者写入比特区存在坏点，则可以通过备份区对写数据错误的比特区的数据进行纠正，给efuse结构的芯片提供了容错性的机会，带来便利性的同时也提高了良率。带来便利性的同时也提高了良率。带来便利性的同时也提高了良率。

【技术实现步骤摘要】
一种实现efuse结构的芯片多次写操作的方法、系统及SOC


[0001]本申请涉及SOC芯片
，具体涉及一种实现efuse结构的芯片多次写操作的方法、系统及SOC。

技术介绍

[0002]efuse也称为一次性可编程存储器，不同于大多数FPGA使用的SRAM阵列，efuse一次只有一根熔丝能够被编程，这是该方法的配置能力存在限制范围的原因。但当与日益成熟的内置自测试(BIST)引擎组合使用时，这些熔丝就变成了强大的工具，能减少测试和自修复的成本，而这正是复杂芯片设计所面临的重大挑战。
[0003]efuse应用到芯片中，可以使得芯片中的电路运行效率提高上千倍，并且因为efuse的成本较低，保存的信息不会因为掉电而丢失，所以目前很多低成本的芯片采用efuse替代NVR，被广泛应用于芯片中保存关键信息数据。
[0004]efuse的每个BIT对应一根熔丝，不通过熔断与否各代表一种状态来存储信息，并且熔断后不可恢复，无法进行二次烧写操作。一旦出现写错误就不能像NVR一样擦除后再次重写。如果在CP测试过程或者用户量产出现问题，或者芯片生产制造过出现坏点（某些Bit无法操作），良率下降。

技术实现思路

[0005]本申请为了解决上述技术问题，提出了如下技术方案：第一方面，本申请实施例提供了一种实现efuse结构的芯片多次写操作的方法，所述方法包括：将芯片的区域划分为第一区域和第二区域，所述第一区域为数据写入区域，所述第二区域为备份区域；当第一区域的数据写入完毕后，对所述第一区域的写入数据进行校对；如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，所述第一比特位为所述第一区域中的任一比特位。
[0006]结合第一方面，在第一方面第一种可能的实现方式中，如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，包括：在第一区域进行数据写入时，对所述第二区域不进行写操作；如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中任选一比特位数据对所述第一比特位数据进行纠正。
[0007]结合第一方面，在第一方面第二种可能的实现方式中，如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，包括：将所述第一区域和第二区域比特位设置为同等长度；在第一区域进行数据写入时，根据所述第一区域写入的第一数据对所述第二区域写入与所述第一数据相反的第二数据；如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中选择对应位置的比特位数据对所述第一比特位数据进行纠正。
[0008]结合第一方面第一或二种可能的实现方式，在第一方面第三种可能的实现方式
中，efuse上电后均默认为高电平1，如果efuse 的比特位存在坏点则efuse写操作为1无法写为0。
[0009]结合第一方面第三种可能的实现方式，在第一方面第四种可能的实现方式中，所述对第一比特位数据进行纠正，包括：判断所述第一区域和所述第二区域中的比特位数据状态；根据所述比特位数据状态确定正确的第一比特位数据；将所述第一比特位数据映射到所述第一比特位。
[0010]结合第一方面第四种可能的实现方式，在第一方面第五种可能的实现方式中，所述根据所述比特位数据状态确定正确的第一比特位数据，包括：当第一区域的第一比特位数据是坏的，写操作时1无法写为0，进一步判断第二区域中的第二比特位数据状态；如果所述第二区域中第二比特位数据是好的，则将所述第二比特位数据写为0作为映射到第一比特位的数据；或者，如果所述第二区域中第二比特位数据是坏的，则所述第二比特位数据1也无法修改，则从所述第二区域中选取任一为0的比特位数据作为映射到第一比特位的数据。
[0011]第二方面，本申请实施例提供了一种实现efuse结构的芯片多次写操作的系统，所述系统包括：芯片划分模块，用于将芯片的区域划分为第一区域和第二区域，所述第一区域为数据写入区域，所述第二区域为备份区域；校对模块，用于当第一区域的数据写入完毕后，对所述第一区域的写入数据进行校对；数据纠正模块，用于如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，所述第一比特位为所述第一区域中的任一比特位。
[0012]结合第二方面，在第二方面第一种可能的实现方式中，所述数据纠正模块包括：第一写操作单元，用于在第一区域进行数据写入时，对所述第二区域不进行写操作；第一数据纠正单元，用于如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中任选一比特位数据对所述第一比特位数据进行纠正。
[0013]结合第二方面，在第二方面第二种可能的实现方式中，所述数据纠正模块包括：设置单元，用于将所述第一区域和第二区域比特位设置为同等长度；第二写操作单元，用于在第一区域进行数据写入时，根据所述第一区域写入的第一数据对所述第二区域写入与所述第一数据相反的第二数据；第二数据纠正单元，用于如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中选择对应位置的比特位数据对所述第一比特位数据进行纠正。
[0014]结合第二方面第二种可能的实现方式，在第二方面第三种可能的实现方式中，数据纠正单元包括：判断子单元，用于判断所述第一区域和所述第二区域中的比特位数据状态；确定子单元，用于根据所述比特位数据状态确定正确的第一比特位数据，包括：当第一区域的第一比特位数据是坏的，写操作时1无法写为0，进一步判断第二区域中的第二比特位数据状态；如果所述第二区域中第二比特位数据是好的，则将所述第二比特位数据写为0作为映射到第一比特位的数据；或者，如果所述第二区域中第二比特位数据是坏的，则所述第二比特位数据1也无法修改，则从所述第二区域中选取任一为0的比特位数据作为映射到第一比特位的数据；映射子单元，用于将所述第一比特位数据映射到所述第一比特位。
[0015]第三方面，本申请实施例提供了一种SOC，其特征在于，包括，处理器和eFuse结构芯片，所述处理器执行第一方面或第一方面任一可能实现方式所述的方法，实现eFuse结构
芯片多次写操作。
[0016]本申请的技术方案相较于现有技术，至少具有如下有益效果：对efuse结构的芯片进行写操作时，如果写入数据错误或者写入比特区存在坏点，则可以通过备份区对写数据错误的比特区的数据进行纠正，给efuse结构的芯片提供了容错性的机会，带来便利性的同时也提高了良率。
附图说明
[0017]图1为本申请实施例提供的一种实现efuse结构的芯片多次写操作的方法的流程示意图；图2为本申请实施例提供的一种实现efuse结构的芯片多次写操作的系统示意图；图3为本申请实施例提供的一种SOC框架示意图。
具体实施方式
[0018]下面结合附图与具体实施方式对本方案进行阐述。
[0019]图1为本申请实施例提供的一种实现efuse结构的芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现efuse结构的芯片多次写操作的方法，其特征在于，所述方法包括：将芯片的区域划分为第一区域和第二区域，所述第一区域为数据写入区域，所述第二区域为备份区域；当第一区域的数据写入完毕后，对所述第一区域的写入数据进行校对；如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，所述第一比特位为所述第一区域中的任一比特位。2.根据权利要求1所述的实现efuse结构的芯片多次写操作的方法，其特征在于，如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，包括：在第一区域进行数据写入时，对所述第二区域不进行写操作；如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中任选一比特位数据对所述第一比特位数据进行纠正。3.根据权利要求1所述的实现efuse结构的芯片多次写操作的方法，其特征在于，如果所述第一区域中的第一比特位的数据写入错误，则从所述第二区域获取正确的数据对所述第一比特位数据进行纠正，包括：将所述第一区域和第二区域比特位设置为同等长度；在第一区域进行数据写入时，根据所述第一区域写入的第一数据对所述第二区域写入与所述第一数据相反的第二数据；如果所述第一区域中的第一比特位数据写入错误，则从所述第二区域中选择对应位置的比特位数据对所述第一比特位数据进行纠正。4.根据权利要求2或3所述的实现efuse结构的芯片多次写操作的方法，其特征在于，efuse上电后均默认为高电平1，如果efuse 的比特位存在坏点则efuse写操作为1无法写为0。5.根据权利要求4所述的实现efuse结构的芯片多次写操作的方法，其特征在于，所述对第一比特位数据进行纠正，包括：判断所述第一区域和所述第二区域中的比特位数据状态；根据所述比特位数据状态确定正确的第一比特位数据；将所述第一比特位数据映射到所述第一比特位。6.根据权利要求5所述的实现efuse结构的芯片多次写操作的方法，其特征在于，所述根据所述比特位数据状态确定正确的第一比特位数据，包括：当第一区域的第一比特位数据是坏的，写操作时1无法写为0，进一步判断第二区域中的第二比特位数据状态；如果所述第二区域中第二比特位数据是好的，则将所述第二比特位数据写为0作为映射到第一比特位的数据；或者，如...

【专利技术属性】
技术研发人员：徐晨曦，周平，熊海峰，
申请(专利权)人：上海泰矽微电子有限公司，
类型：发明
国别省市：