一种量子芯片和量子计算装置制造方法及图纸

本申请公开了一种量子芯片和量子计算装置，属于量子芯片制造领域。量子芯片包括对置的第一层和第二层，以及在第一层和第二层之间的至少两个连接体。其中第一层配置有第一传输总线；第二层配置有第二传输总线、探测器和量子比特，且其中探测器分别与第二传输总线和量子比特耦合。第一传输总线通过至少两个连接体与第二传输总线并联。该量子芯片通过分布于两层的第一传输总线和第二传输总线并联，从而提高信号传输的可靠性，以便改善信号的读取。以便改善信号的读取。以便改善信号的读取。

【技术实现步骤摘要】
一种量子芯片和量子计算装置


[0001]本申请属于量子芯片制造领域，具体涉及一种量子芯片和量子计算装置。

技术介绍

[0002]随着量子比特的数量越来越多，倒装焊量子芯片逐渐成为量子芯片集成、封装工艺中的重要选择和趋势之一。倒装焊芯片采用双层芯片(Base
‑
Flip)的结构形式。其中Flip芯片倒扣在Base芯片上，且Flip芯片通过连接结构与Base芯片连接、并通过该连接结构实现信号传递。
[0003]但是当前的倒装焊技术(Flip Chip Technology)的成熟度还相对较低，因此，目前的倒装焊量子芯片表现出不能进行信号传输的问题的几率较大，导致无法进行信号的有效读取，也因此倒装焊芯片的良率低。

技术实现思路

[0004]有鉴于此，本申请公开了一种量子芯片和量子计算装置，其能够改善倒装焊量子芯片中的信号传输质量，避免信号的读取和传输过程间的彼此干扰、减少无法读取信号的情况的发生。
[0005]本申请示例的方案，通过如下内容实施。
[0006]在第一方面，本申请的示例提出了一种量子芯片。
[0007]该量子芯片包括：
[0008]第一层，配置有第一传输总线；
[0009]与第一层对置的第二层，配置有第二传输总线、探测器和量子比特，其中探测器分别与第二传输总线和量子比特耦合；以及
[0010]位于第一层和第二层之间的至少两个连接体；
[0011]其中，第一传输总线通过至少两个连接体与第二传输总线并联。
[0012]在上述的量子芯片中，采取分层式结构，通过连接体将其中的第一层的第一传输总线和第二层的第二传输总线并联连接，以便通过该连接体达到使第一传输总线和第二传输总线信号连通。以该方式配置量子芯片，利于更多量子比特的集成，从而将有助于提高量子芯片的集成度。
[0013]更重要的是，利用其中的至少两个连接体将第一传输总线与第二传输总线并联，如此，第一传输总线与第二传输总线之间可以形成至少两个信号通路。相比于传输总线具有一个信号通路的方案，本申请的示例方案中第一传输总线与第二传输总线可以提供两个信号通路，因此，其信号传输的稳定性提高、可靠性增加，可以避免单个信号通路出现缺陷时无法进行信号传输的问题出现，从而提高了信号传输的有效率。
[0014]换言之，通过第一传输总线和第二层传输总线配置多个信号通路，可以在一定程度上缓解采用单个信号通路方案中为了确保信号传输的可靠性而对工艺的过高要求，因此，本申请示例的方案可以在一定程度上降低倒装焊量子芯片的制作工艺的难度，提高制
作效率和产品良率。
[0015]并且，即使不考虑工艺的实施难度，由于多个信号通路的存在，本申请示例的方案也可以在一个通路出现问题时，继续由另一通路维持信号的有效传输。
[0016]根据本申请的一些示例，探测器为谐振腔。
[0017]根据本申请的一些示例，探测器为由传输线构建的谐振腔。
[0018]根据本申请的一些示例，传输线为微带线或共面波导线。
[0019]根据本申请的一些示例，至少两个连接体中的每个连接体分别为金属柱；
[0020]或者，至少两个连接体中各个连接体各自独立地为金属柱、且其中至少一个为铟柱。
[0021]根据本申请的一些示例，量子芯片包括电容器，电容器连接于第一传输总线的输入端或第二传输线的输入端。
[0022]根据本申请的一些示例，电容器包括交指电容或平板电容。
[0023]根据本申请的一些示例，量子比特的数量为至少两个，且各个量子比特直接或间接地耦合。
[0024]根据本申请的一些示例，全部的量子比特依次串接。
[0025]在第二方面，本申请的一些示例提出了一种量子计算装置，其包括：测控系统以及如前述的量子芯片，其中，测控系统与量子芯片匹配连接。
[0026]有益效果：
[0027]与现有技术相比，本申请的量子芯片以第一层和第二层堆叠的方式进行构造，从而形成一种立体式的结构。相比于平面式结构的量子芯片，本申请示例中的芯片可以具有更多个的空间布置各种元器件和线路，则不会过度地增加其面积，从而有助于减少体积、提高集成度。
[0028]同时，如前述，双层结构为了传输线的布置提供了便利，因此，在第一层布置第一传输线、第二层布置第二传输线。在此基础上，第一传输线和第二传输线通过并联的方式进行连接。如此，相比于第一传输线和第二传输线串联方式的信号传输的稳定性，利用本申请示例的上述方案，第一传输线和第二传输线之间的信号传输的稳定性就得到了改善和提高。
附图说明
[0029]为了更清楚地说明本申请实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
[0030]图1示出了由一种串联式的信号传输总线的结构示意图；
[0031]图2为本申请实施例提供的并联式的信号传输总线的结构示意图；
[0032]图3为本申请实施例提供的量子芯片的层状堆叠方式的结构示意图；
[0033]图4示出了基于图2的传输总线结构而配置三个谐振腔的结构示意图。
[0034]图标：101
‑
传输总线；1011
‑
上层传输线；1012
‑
第一下层传输线；1013
‑
第二下层传输线；102
‑
谐振腔耦合线；103
‑
连接结构；201
‑
下层线；20
‑
量子芯片；21
‑
第一层；22
‑
第二层；301
‑
输入端；302
‑
输出端。
具体实施方式
[0035]随着量子比特数量的不断增加，目前的超导量子芯片的体积越来越大，因此需要对其结构进行改进或者优化，以便能够在集成更多的量子比特的同时，避免其体积太大而降低可用性或者使用便利性。
[0036]作为一种候选的方案：将超导量子芯片进行立体封装。通过立体封装可以为量子芯片中的各种元器件和线路结构提供相对更加充分的布局空间，从而可以在一定降低设计和制作难度。
[0037]虽然立体封装可以带来诸如上述的优势，但是，由于如前述的各种元器件和线路结构在立体封装的结构中进行更灵活地布置，因此这些元器件和线路结构在不同的位置上的彼此联系或者配合就需要慎重地考虑。
[0038]本申请的示例方案主要针对的是在立体封装中的传输线的结构优化。应当指出的是，本文中主要以倒装焊超导量子芯进行示例说明，但这并不意味着，本申请示例的方案只适用于倒装焊超导量子芯片。
[0039]前述的倒装焊超导量子芯片主要包括多层堆叠结构，示例中以两层为例说明。其中每层由沉底/基底以及其上的各种对应配置的元器件和线路或其他构建组成。在制作倒装焊超导量子芯片时，各层进行堆叠，并且在层间通过适当的结构将各层之间进行直接或间接的连接，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种量子芯片，其特征在于，包括：第一层，配置有第一传输总线；与所述第一层对置的第二层，配置有第二传输总线、探测器和量子比特，其中所述探测器分别与所述第二传输总线和所述量子比特耦合；以及位于所述第一层和所述第二层之间的至少两个连接体；其中，所述第一传输总线通过所述至少两个连接体与所述第二传输总线并联。2.根据权利要求1所述的量子芯片，其特征在于，所述探测器为谐振腔。3.根据权利要求2所述的量子芯片，其特征在于，所述探测器为由传输线构建的谐振腔。4.根据权利要求3所述的量子芯片，其特征在于，所述传输线为微带线或共面波导线。5.根据权利要求1所述的量子芯片，其特征在于，所述至少两个连接体中的每个连接体分别为金属柱；或者，...

【专利技术属性】
技术研发人员：张辉，李业，李松，姚文洋，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：新型
国别省市：