一种电路结构、量子芯片以及量子计算机制造技术

本申请公开了一种电路结构、量子芯片以及量子计算机，属于量子芯片制造领域。该电路结构中具有至少两个结单元，且每个结单元包括第一电极以及与第一电极纵横交叠的多个第二电极，且在纵横交叠位置处具有势垒层，从而在该交错位置处形成约瑟夫森结。由此在电路结构中的结单元以镜像对称的方式排布。以上述形式排布的结单元有助于在量子芯片中布局线路，降低布线难度。布线难度。布线难度。

【技术实现步骤摘要】
一种电路结构、量子芯片以及量子计算机


[0001]本申请属于量子芯片制备领域，具体涉及一种电路结构、量子芯片以及量子计算机。

技术介绍

[0002]量子计算是一种遵循量子力学规律调控量子信息单元进行计算的新型计算模式。传统的通用计算机的理论模型是通用图灵机；对应于此，通用量子计算机的理论模型是用量子力学规律重新诠释的通用图灵机。
[0003]就可计算的问题而言，量子计算机能解决传统计算机所能解决的问题。但是，从计算效率而言，由于量子力学叠加性的存在，目前某些已知的量子算法在处理特定问题时的速度要快于传统的通用计算机。
[0004]量子计算机里的关键部件之一是量子芯片。作为量子计算机的核心部分，量子芯片是执行量子计算和量子信息处理的硬件装置。
[0005]量子芯片中的一种重要类型—超导量子芯片利用约瑟夫森结构成的超导电路来实现二能级系统。其目前主流采用铝材料，通过在铝膜上刻蚀电路形状，用微波信号实现控制。
[0006]超导量子芯片具有如下优势：
[0007]一、操作数大。超导量子比特的相干时间长，操作速度快，保真度高，总体能够实现上千次操作。
[0008]二、工艺成熟。相对于其他的固态量子芯片体系，超导量子比特受到材料的缺陷的影响更小，能够利用成熟的纳米加工技术，可以实现大批量生产。
[0009]三、可扩展性好。超导量子比特结构简单，调控方便，极易扩展。
[0010]虽然具有上述一些优势，但是随着芯片集成的比特数量的不断提高，在有限的芯片体积的应用要求下，量子芯片中的布线难度也越来越大。

技术实现思路

[0011]有鉴于此，本申请公开了一种电路结构、量子芯片以及量子计算机。其中的电路结构提供了一种优化的约瑟夫森结的排布方式，从而有潜力被应用于在相同的芯片尺寸下排列更多的约瑟夫森结。因此，采用上述电路结构的方案，量子芯片中可以布局更多的量子比特，并且不会明显地增加量子比特的周围电路的布线难度。
[0012]本申请示例的方案，通过如下内容实施。
[0013]在第一方面，本申请的示例提出了一种应用于多量子比特的量子计算体系的电路结构，其包括至少两个结单元，并且至少两个结单元中的任意两个结单元以镜像对称的方式分布。其中的每个结单元包括第一电极和至少一个第二电极，至少一个第二电极的数量为两个以上时各第二电极并行且彼此间隔排布，第二电极具有彼此远离的第一端部和第二端部，每个第二电极的第一端部分别与第一电极纵横交叠；电路结构还包括在纵横交叠处
的第一电极和第二电极之间的势垒层，从而在每个交叠位置由第一电极、势垒层和第二电极共同构成约瑟夫森结。
[0014]量子芯片中的各种线路(如读取线路、控制线路以及传输线路等)主要“围绕”量子比特进行布局。因此，量子比特的分布方式在相当程度上对量子芯片中的各种线路布局起到了限制或约束，或彼此影响。换言之，量子比特的分布方式是量子芯片中的其他线路或者元器件的排列的重要依据和参考。并且，随着量子芯片中量子比特数量的不断增加，相应的线路也会越来越多。由此，在制作量子芯片时，就会面临布线难度急剧增加的问题。
[0015]上述的电路结构中，每个结单元可以藉由第一电极、势垒层以及第二电极构成约瑟夫森结，从而可以作为用以构建超导量子比特的核心部件。对于量子比特，尤其是超导量子比特，约瑟夫森结是一个重要的组成部分对于其布局方式也需要慎而重之地。因此，在多量子比特集成的追求目标情况下，于本申请中，专利技术人选择采用上述优化的结单元的布局结构，从而可以据此降低布线难度，并且还同时在量子芯片中引入了更多的量子比特，因此也提高了量子芯片中的量子比特的集成度。
[0016]在本申请的示例中，专利技术人将结单元按照镜像分布的方式进行排布，因此使得量子芯片中的与量子比特进行匹配连接的各种周边线路以及各种器件可以配置更多。并且也因此，这些周边线路不需要考虑为了避免交叉等因素而进行特别的走线布局，使得线路的布局更加灵活性。
[0017]根据本申请的一些示例，每个结单元中的第一电极的数量为一个，且第二电极的数量为两个，从而在每个结单元中存在两个约瑟夫森结。
[0018]根据本申请的一些示例，第一电极的数量为一个，且第二电极的数量为两个，从而在每个结单元中存在两个约瑟夫森结，且在每个结单元中第一电极具有依次连接的第一段、第二段以及第三段，第一段和第三段的长度相等，第二段位于每个结单元中的两个第二电极之间，其中两个第二电极中的一个位于第一段和第二段之间，两个第二电极中的另一个位于第二段和第三段之间。
[0019]根据本申请的一些示例，至少两个结单元是三个结单元，且三个结单元排布为品字型。
[0020]根据本申请的一些示例，至少两个结单元是四个结单元；电路结构定义有平面直角坐标系，且四个结单元分别位于正交坐标系的第一象限、第二象限、第三象限以及第四象限。
[0021]根据本申请的一些示例，电路结构定义有作为至少两个结单元的分布依据的分布基准点，以及以分布基准点为圆心的内层区域或在内层区域之外的外层区域；
[0022]至少两个结单元围绕分布基准点分布，并且各个结单元分别以相应的第一电极和第一端部位于内层区域且相应的第二电极的第二端部位于外层区域的方式排布。
[0023]根据本申请的一些示例，电路结构还包括第一电性元件和多个第二电性元件；
[0024]其中，第一电性元件与第一电极连接；
[0025]其中，多个第二电性元件分别一一对应与至少一个第二电极连接，且连接位置位于第二电极的第二端部。
[0026]根据本申请的一些示例，第一电性元件的材质为铝、铌或氮化钛；
[0027]或者，第二电性元件的材质为铝、铌或氮化钛。
[0028]根据本申请的一些示例，第一电性元件和第二电性元件共面配置。
[0029]在第二方面，本申请的示例提出了一种量子芯片，包括衬底以及配置于衬底的读取总线、读取谐振腔、微波控制线和磁通偏置线。该量子芯片还包括多个比特电容以及前述之电路结构。电路结构中的至少两个结单元与多个比特电容一一对应。电路结构的第一电极与量子比特的比特电容匹配连接，电路结构的第二电极与磁通偏置线匹配连接，微波控制线与比特电容匹配连接。
[0030]在第三方面，本申请的示例提出了一种量子计算机，包括前述的电路结构或上述之量子芯片。
[0031]有益效果：
[0032]与现有技术相比，本申请的示例中的电路结构，将形成有约瑟夫森结的结单元按照镜像对称的方式进行排布，从而为量子芯片的制造提供更多的可选版图设计方案，并且基于上述排布方式的电路结构可以在量子芯片中集成更多的量子比特，同时还不会导致量子芯片中的各种线路的布局的难度显著地提升。也即，本申请示例的电路结构在量子芯片制造中的应用能够实现以更低的成本(例如布线难度降低)实现多量子比特(如至少两个)的集成。
附图说明
[0033]为了更清楚地说明本申请实施例或现有技术中的技术方案，以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路结构，应用于具有多个量子比特的量子计算体系，其特征在于，所述电路结构包括至少两个结单元，并且所述至少两个结单元中的任意两个结单元以镜像对称的方式分布；其中的每个结单元包括第一电极和至少一个第二电极，所述至少一个第二电极的数量为两个以上时各第二电极并行且彼此间隔排布，所述第二电极具有彼此远离的第一端部和第二端部，每个第二电极的第一端部分别与所述第一电极纵横交叠；所述电路结构还包括在所述纵横交叠处且位于第一电极和第二电极之间的势垒层，从而在每个交叠位置由所述第一电极、所述势垒层和所述第二电极共同构成约瑟夫森结。2.根据权利要求1所述的电路结构，其特征在于，每个所述结单元中的第一电极的数量为一个，且第二电极的数量为两个，从而在每个结单元中存在两个约瑟夫森结；和/或，所述第一电极的数量为一个，且第二电极的数量为两个，从而在每个结单元中存在两个约瑟夫森结，且在每个结单元中所述第一电极具有依次连接的第一段、第二段以及第三段，第一段和第三段的长度相等，第二段位于每个结单元中的两个第二电极之间，其中所述两个第二电极中的一个位于所述第一段和第二段之间，所述两个第二电极中的另一个位于所述第二段和第三段之间。3.根据权利要求1或2所述的电路结构，其特征在于，所述至少两个结单元是三个结单元，且所述三个结单元排布为品字型。4.根据权利要求1或2所述的电路结构，其特征在于，所述至少两个结单元是四个结单元；所述电路结构定义有平面直角坐标系，且所述四个结单元分别位于所述平面直角坐标系的第一象限、第二象限、第三象限以及第四象限。5.根据权利要...

【专利技术属性】
技术研发人员：赵勇杰，马亮亮，
申请(专利权)人：合肥本源量子计算科技有限责任公司，
类型：发明
国别省市：