一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法技术

本发明专利技术涉及薄膜材料制备领域，具体涉及一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法。本发明专利技术公开了p型锌钴复合氧化物半导体薄膜的原子层沉积方法，利用钴前驱体和锌前驱体在ALD沉积窗口与氧反应物重复沉积循环，制备具有p型半导体性质的Zn

【技术实现步骤摘要】
一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法


[0001]本专利技术涉及半导体材料制备领域，具体涉及一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法。

技术介绍

[0002]半导体材料作为光电子领域的基础材料，其产业化一直在加速发展并日趋成熟，尤其是氧化物薄膜。目前，半导体材料已具备较为成熟的制备工艺。然而，半导体材料存在一个有待突破的技术难点——现今己经实用化且性能不断得到提升的均为n型半导体薄膜材料，而与之对应的有具备良好性能的p型材料仍然处于实验室研究阶段。相较于性能优异的n型薄膜材料，目前报道的p型材料则相形见绌，大部分的电学性能均远不如n型材料，这直接导致了器件制作时p型电极与n型电极接触会形成高势垒而劣化器件性能，进而制约了p型氧化物在晶体管器件、太阳能电池、传感器等领域的应用和发展。
[0003]目前，制备p型半导体薄膜材料的主要方法包括：液相法、固相反应法、脉冲激光法、磁控溅射、射频溅射和化学气相沉积等。但是，p型薄膜作为一种功能薄膜，须考虑其在各种小尺寸电子器件上的发展需求，尤其是在复杂三维形态衬底上制备时的厚度要越发精确，甚至要达到1
‑
2纳米厚度的差异精度。而传统的液相法，物理气相沉积或化学气相沉积均有很大的局限性，很难在几纳米的厚度内达到上述精度要求，尤其是针对复杂的高深宽比结构衬底。原子层沉积(ALD)技术基于表面自限制、自饱和的吸附反应，对薄膜的成分和厚度有出色的控制能力，能同时达到高纯度、高密度、出色的均匀性、极好的保形性以及原子级光滑度等要求，适用于复杂结构和高深宽比衬底表面的沉积。并且，ALD技术可实现沉积过程对薄膜化学组分的精确控制，在制备二元，多元或掺杂的p型薄膜方面具有非常大的优势。
[0004]迄今为止，ALD技术已经成功制备大部分的p型半导体材料，例如二铜氧化物(CuO，Cu2O)、三元铜氧化物CuMO2(M:Al,Ga,In,Sr,Y,Sc,Cr)、一氧化锡(SnO)、氧化镍(NiO)、四氧化三钴(Co3O4)、氧硫化物、普通掺杂氧化物(N,P
‑
ZnO，N
‑
TiO2)等。通过对比不同方法获得的p型导电薄膜性能差异，可发现，ALD技术制得的薄膜比其他方法制备的薄膜具有更好的性能(尤其是电学性能)，电阻率可达到目前p型材料的最优值(低至10
‑3Ωcm)。虽然大部分的p型材料在ALD方面的工艺都已有报道，但关于三元钴氧化物(尤其是Zn
x
Co
y
O1‑
x
‑
y
)的研究甚少。

技术实现思路

[0005]为了克服上述现有技术的不足，本专利技术提供了一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法，本方法具有薄膜厚度精确可控、大面积沉积均匀性好、沉积温度低、台阶覆盖率好等特点。
[0006]为了实现上述目的，本专利技术所采用的技术方案是：
[0007]本专利技术提供了一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法，该方法包
括以下步骤：
[0008]S1、对衬底进行预处理，打开ALD腔体，将清洗完毕的衬底放置于反应腔中，腔体真空抽至0hPa；
[0009]S2、将腔体的沉积温度加热至100
‑
175℃开始后续的沉积过程；
[0010]S3、沉积过程：
[0011]S3.1、锌前驱体脉冲0.1～1s，高纯氮气吹扫5s，共反应物脉冲0.1～1s，高纯氮气吹扫5s，沉积氧化锌；
[0012]S3.2、钴前驱体脉冲0.1～1s，高纯氮气吹扫5s，共反应物脉冲1～10s，高纯氮气吹扫5s，沉积四氧化三钴；
[0013]S3.3、重复步骤S3.2至5
‑
10次，使氧化锌和四氧化三钴沉积圈数比为1:5～10，以此为一个循环；
[0014]S3.4、重复循环至总圈数为500～1000圈，制备得到p型锌钴复合氧化物半导体薄膜。
[0015]优选地，所述衬底为p型Si(100)。更优选地，所述衬底的尺寸1.5
×
1.5cm2，厚度为500
±
20μm。
[0016]优选地，所述衬底的预处理为分别用丙酮、乙醇和去离子水对衬底进行超声清洗十分钟，最后用高纯氮气吹干备用。
[0017]优选地，所述锌前驱体为二乙基锌。进一步地，二乙基锌在进入ALD腔体前保持常温。
[0018]优选地，步骤3.1中，锌前驱体的脉冲时间为0.1s，共反应物的脉冲时间为0.1s。
[0019]优选地，所述钴前驱体为二羰基环戊二烯基钴。进一步地，二羰基环戊二烯基钴在进入ALD腔体前加热至50℃。
[0020]优选地，步骤3.2中，钴前驱体的脉冲时间为0.5s，共反应物的脉冲时间为5s。
[0021]优选地，所述共反应物为臭氧。
[0022]优选地，步骤3.3中，氧化锌和四氧化三钴沉积圈数比为1:10。
[0023]与现有技术相比，本专利技术的有益效果是：本专利技术利用钴前驱体与锌前驱体在ALD沉积窗口中与氧反应物反应并重复循环，沉积制备出具有p型半导体性质的Zn
x
Co
y
O1‑
x
‑
y
氧化物薄膜。本专利技术与传统的物理、化学气相沉积法制备锌钴复合氧化薄膜相比，本方法具有薄膜厚度精确可控、大面积沉积均匀性好、沉积温度低、台阶覆盖率好等特点，提高了制备锌钴复合氧化薄膜的工艺水平，推动了锌钴复合氧化薄膜在晶体管器件、太阳能电池、传感器等领域的应用和发展。
附图说明
[0024]图1为四氧化三钴薄膜的生长速率随钴前驱体脉冲时间变化的曲线；
[0025]图2为四氧化三钴薄膜的生长速率随臭氧脉冲时间变化的曲线；
[0026]图3为四氧化三钴薄膜的生长速率随沉积温度变化的曲线；
[0027]图4为氧化锌薄膜的生长速率随锌前驱体脉冲时间变化的曲线；
[0028]图5为氧化锌薄膜的生长速率随共反应物脉冲时间变化的曲线图；
[0029]图6为氧化锌薄膜的生长速率随沉积温度变化的曲线；
[0030]图7为实施例1、实施例2、实施例3、实施例4和实施例5的薄膜的X射线衍射分析谱图；
[0031]图8为氮化镓与Zn
x
Co
y
O1‑
x
‑
y
组成的pn结结构；
[0032]图9为纯Co3O4的pn结器件、Zn
x
Co
y
O1‑
x
‑
y
(1:5)的pn结器件与Zn
x
Co
y
O1‑
x
‑
y
(1:10)的pn结器件的反向电流与电压的半对数图。
具体实施方式
[0033]下面对本专利技术的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种p型锌钴复合氧化物半导体薄膜的原子层沉积方法，其特征在于，包括以下步骤：S1、对衬底进行预处理，打开ALD腔体，将清洗完毕的衬底放置于反应腔中，腔体真空抽至0hPa；S2、将腔体的沉积温度加热至100
‑
175℃开始后续的沉积过程；S3、沉积过程：S3.1、锌前驱体脉冲0.1～1s，高纯氮气吹扫5s，共反应物脉冲0.1～1s，高纯氮气吹扫5s，沉积氧化锌；S3.2、钴前驱体脉冲0.1～1s，高纯氮气吹扫5s，共反应物脉冲1～10s，高纯氮气吹扫5s，沉积四氧化三钴；S3.3、重复步骤S3.2至5
‑
10次，使氧化锌和四氧化三钴沉积圈数比为1:5～10，以此为一个循环；S3.4、重复循环至总圈数为500～1000圈，制备得到p型锌钴复合氧化物半导体薄膜。2.根据权利要求1所述的p型锌钴复合氧化物半导体薄膜的原子层沉积方法，其特征在于，所述衬底为p型Si(100)。3.根据权利要求1所述的p型锌钴复合氧化物半导体薄膜的原子层沉积...

【专利技术属性】
技术研发人员：万志鑫，李乐意，奚斌，
申请(专利权)人：中山大学，
类型：发明
国别省市：