通过网络操作单元处理器制造技术

公开用于通过网络操作两个或两个以上单元处理器的单元处理器、数据结构和方法。单元处理器可以按称为扩充ＳＰＵｌｅｔ的迁移单位加载、存储和保存与它的协同处理元件（ＳＰＥ）的其中一个或多个的操作相关的信息，上述扩充ＳＰＵｌｅｔ包括两个或两个以上ＳＰＵ映象或一个或多个ＳＰＵ映象和与多个ＳＰＵ操作相关的附加信息（例如共享的初始化的数据）。可以将表示此类扩充ＳＰＵｌｅｔ的数据包含在处理器可读媒体中。扩充ＳＰＵｌｅｔ提供更大的迁移粒度大小单位。

【技术实现步骤摘要】

本专利技术的实施例涉及单元处理器，更具体地地说，涉及通过网络操作多个单元处理器。
技术介绍
单元处理器是一种利用并行处理的微处理器。单元处理器的基本配置包括“强大处理器元件”(Power Processor Element)(“PPE”)(有时称为“处理元件”或“PE”)和多个“协同处理元件”(“SPE”)。PPE和SPE通过命名为“元件互连总线”(“EIB”)的内部高速总线链接在一起，单元处理器设计为可伸缩地用于范围从手持设备到主机设备的应用中。在某些单元处理器中，SPE提供单片执行环境。每个SPE具有隔离得很好的执行集或场景，该执行集或场景利于单元处理器上运行的应用的便携性和网络透明性。此类便携式SPE应用已被称为SPUlet或APUlet。但是，存在与SPUlet的相同执行环境大小相关的缺点。更确切地来说，SPUlet仅达到单个粒度大小。现有技术的普通SPUlet可能只是要加载到单个SPE中的单个可执行文件映象。因为应用期望更多资源来执行，所以将这些资源分割成多个SPUlet是效率不高的，尤其是当此类SPUlet需要跨网络传输时。因此，在本
中需要有一种具有较大大小的迁移单位的数据结构，以便可以封装和迁移单元处理器应用来跨网络和在网络中操作和互操作。
技术实现思路
一种用于通过网络操作两个或两个以上单元处理器的方法，每个单元处理器具有强大处理器单元(PPU)、主存储器和一个或多个协同处理器引擎(SPE)，其中每个SPE包括协同处理单元(SPU)、本地存储装置和存储器流控制器(MFC)，上述方法包括如下步骤通过上述网络将文件映象从客户机设备的单元处理器(客户机单元处理器)传输到主机设备的单元处理器(主机单元处理器)，其中上述文件映象包括SPU映象和共享的初始化的数据或两个或两个以上SPU映象。一种处理器可读媒体，具有包含在其中的表示用于单元处理器的扩充SPUlet的数据，上述单元处理器具有强大处理单元(PPU)、一个或多个协同处理引擎(SPE)和耦合到上述PPU和SPE的主存储器，其中每个SPE包括协同处理单元(SPU)和本地存储，上述扩充SPUlet包括与单元进程执行状态有关的SPU映象和共享的初始化的数据或与上述单元进程执行状态有关的两个或两个以上SPU映象。一种具有强大处理单元(PPU)、一个或多个协同处理引擎(SPE)和耦合到上述PPU和SPE的主存储器的单元处理器，其中每个SPU包括协同处理单元(SPU)和本地存储，上述单元处理器在上述主存储或本地存储中包含表示扩充SPUlet的数据，上述扩充SPUlet包括与单元进程执行状态有关的SPU映象和共享的初始化的数据或与上述单元进程执行状态有关的两个或两个以上SPU映象。附图说明结合如下附图通过参考下文的详细描述，可以容易地理解本专利技术的原理，其中图1是实施根据本专利技术实施例的扩充SPUlet的单元宽带引擎体系结构的示意图。图2是本专利技术实施例的单元处理器的示意图。图3是图示根据本专利技术实施例的扩充SPUlet的框图。图4是图示根据本专利技术实施例的扩充SPUlet的执行的流程图。图5A是图示执行阶段期间扩充SPUlet的存储器分配的框图。图5B是图示不同的执行阶段期间扩充SPUlet的存储器分配的框图。图6是图示使用根据本专利技术实施例的扩充SPUlet的单元处理器的网络操作的流程图。图7是图示保存SPU状态的示例的流程图。图8是图示根据本专利技术实施例要为已被挂起的SPUlet保存的挂起状态信息的存储器结构的框图。图9是图示恢复已被挂起的扩充SPUlet的操作示例的流程图。图10是图示恢复SPE的挂起执行的过程的流程图。具体实施例方式虽然下文的详细描述包含许多以说明为目的的特定细节，但是本领域技术人员将认识到对下文细节的许多变化和备选均在本专利技术范围内。因此，不失一般性地提出下文描述的本专利技术示范实施例，并且对要求权利的本专利技术不施加限定。在本专利技术的实施例中，单元处理器可以按本文称为扩充SPUlet的迁移单位来加载、存储并保存与单元处理器的一个或多个SPE的操作相关的信息。不同于现有技术的SPUlet，根据本专利技术实施例的扩充SPUlet可以包括两个或两个以上SPU映象或一个或多个SPU映象以及与多个SPU的操作相关的附加信息，例如共享的初始化的数据。一般来说，共享的数据由执行扩充SPUlet的两个或两个以上PPE所共享。为了隔离执行场景，期望避免对共享的数据的PPU访问。但是，PPU可能出于管理目的而如此操作，如挂起和恢复。扩充SPUlet和管理PPU之间的通信可以通过针对此目的专门设置的存储器的消息框区域来实现。扩充SPUlet提供比现有技术的SPUlet更大的粒度大小。扩充SPUlet可以解决设置多个SPE、为共享的初始化的数据提供附加存储器、附加代码等以及SPE与系统主存储器之间的存储器映射的问题。单元处理器一般可以包括四种不同类型的功能组件PowerPC处理器元件(PPE)、协同处理器单元(SPU)、存储器流控制器(MFC)和内部中断控制器(IIC)。CBEA顺应性处理器中的计算单元是PPE和SPU。每个SPU必须具有专用本地存储装置、有其相关存储器管理单元(MMU)的专用MFC以及置换管理表(RMT)。这些组件的组合称为SPU元件(SPE)。单元处理器可以是单个芯片、多芯片模块(或多个模块)或主板上的多个单芯片模块或其他二级封装，具体取决于目标设计点的所用技术和成本/性能特征。通过举例而非限制，图1图示了以通称为单元宽带引擎体系结构(CBEA)顺应性处理器的体系结构为特征的一种单元处理器100。单元处理器可以包括如本示例中所示的多组PPE(PPE组)和多组SPE(SPE组)。或者，单元处理器可以仅具有含单个SPE和单个PPE的单个SPE组和单个PPE组。硬件资源可以在组内的单元之间共享。但是，这些SPE和PPE必须对软件看来是独立的元件。在图1所示的示例中，单元处理器100包括许多组SPESG_0…SG_n和许多组PPE PG_0…PG_p。每个SPE组包括许多SPESPEO..SPEg。单元处理器100还包括主存储器MEM和输入/输出功能I/O。可以将本文所述类型的一个或多个扩充SPUlet 102存储在主存储器MEM中。每个PPE组包括许多PPE PPE_0…PPE_g SPE。在该示例中，一组SPE共享单个高速缓存SL1。高速缓存SL1是用于本地存储装置和主存储装置之间直接存储器访问(DMA)传输的一级高速缓存。一组中的每个PPE具有其各自的一级(内部)高速缓存L1。此外，一组中的PPE共享单个二级(外部)高速缓存L2。虽然图1中示出高速缓存用于SPE和PPE，但是它们一般对于单元处理器和尤其CBEA是可选的。元件互连总线EIB将上文列出的各种组件连接。每个SPE组的SPE和每个PPE组的PPE可以通过总线接口单元BIU来访问EIB。单元处理器100还包括处理器中常见的两个控制器控制EIB与主存储器MEM之间的数据流的存储器接口控制器MIC，以及控制I/O与EIB之间的数据流的总线接口控制器BIC。虽然对于不同的实施来说，对MIC、BIC、BIU和EIB的要求可能有非常大的差异，但是本领域技术人员对用于实施它们的各自功能和电路是熟悉本文档来自技高网...

【技术保护点】
一种用于通过网络操作两个或两个以上单元处理器的方法，每个单元处理器具有强大处理器单元（ＰＰＵ）、主存储器和一个或多个协同处理器引擎（ＳＰＥ），其中每个ＳＰＥ包括协同处理单元（ＳＰＵ）、本地存储装置和存储器流控制器（ＭＦＣ），所述方法包括如下步骤：　　　　通过所述网络将文件映象从客户机设备的单元处理器（客户机单元处理器）传输到主机设备的单元处理器（主机单元处理器），其中所述文件映象包括ＳＰＵ映象和共享的初始化的数据或两个或两个以上ＳＰＵ映象。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岩本达也，
申请(专利权)人：索尼电脑娱乐公司，
类型：发明
国别省市：JP[日本]