数据处理方法、处理芯片、模组控制板及视频处理设备技术

本发明专利技术公开了一种数据处理方法、处理芯片、模组控制板及视频处理设备。其中，该方法包括：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。本发明专利技术解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。多帧图像导致延时较高的技术问题。多帧图像导致延时较高的技术问题。

【技术实现步骤摘要】
数据处理方法、处理芯片、模组控制板及视频处理设备


[0001]本专利技术涉及显示设备领域，具体而言，涉及一种数据处理方法、处理芯片、模组控制板及视频处理设备。

技术介绍

[0002]相关技术中，为LED显示设备提供的图像数据流需要预先经过一些处理，从视频源获取数据开始，整个数据处理流程包括：1、从视频源(计算机显卡等)获取原始视频流；2、由视频接入板对原始视频流进行HDMI解码；3、解码后的视频流给到信号分配板，由信号分配板进行图像切割，得到对应于显示大屏的各个模组的模组控制板；4、模组控制板拿到切割后的原始视频流之后，对原始视频流进行数据处理，生成控制恒流源驱动信号并驱动LED；5、恒流源驱动LED模组显示视频。
[0003]上述过程中，在视频接入板和信号分配板的处理中，视频流的传输是没有延时的。当数据进入模组控制板后，由于模组控制板需要对原始视频流中的每一帧图像进行数据处理，导致在进入模组控制板和输出模组控制板的视频流之间存在较长的延时。
[0004]针对上述的问题，目前尚未提出有效的解决方案。

技术实现思路

[0005]本专利技术实施例提供了一种数据处理方法、处理芯片、模组控制板及视频处理设备，以至少解决模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。
[0006]根据本专利技术实施例的一个方面，提供了一种数据处理方法，包括：获取解码后的原始图像数据，并将原始图像数据发送至内存中进行缓存；从内存中读取缓存的原始图像数据；在目标时间间隔内对原始图像数据进行图像数据处理，得到目标图像数据，其中，目标时间间隔的长度为原始图像数据的帧间隔时长；在目标时间间隔内，将目标图像数据直接发送至恒流源驱动芯片。
[0007]可选地，所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。
[0008]可选地，所述从所述内存中读取与所述原始图像数据对应的图像处理参数，包括：确定所述恒流源驱动芯片的通道与所述原始图像数据的对应关系；基于所述对应关系，采用每次读取所述图像处理参数中的一组目标参数的方式，从所述内存中依次读取多组目标参数，直到读取完所述图像处理参数，其中，所述图像处理参数依据所述对应关系被划分为所述多组目标参数。
[0009]可选地，所述基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，包括：基于所述对应关系，确定所述原始图像数据中与多组所述目标参数分别对应的多组待处理数据；采用所述多组目标参数分别处理对应的所述多组待处理数据，得到多组目标数据；基于所述多组目标数据，确定所述目标图像数据。
[0010]可选地，所述图像处理参数包括以下至少之一：伽马运算参数，校正运算参数，色域运算参数，亮度运算参数。
[0011]根据本专利技术实施例的另一方面，还提供了一种数据处理装置，包括：获取模块，用于获取解码后的原始图像数据，并将所述原始图像数据发送至内存中进行缓存；读取模块，用于从所述内存中读取缓存的所述原始图像数据；处理模块，用于在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，其中，所述目标时间间隔的长度为所述原始图像数据的帧间隔时长；发送模块，用于在所述目标时间间隔内，将所述目标图像数据直接发送至恒流源驱动芯片。
[0012]根据本专利技术实施例的另一方面，还提供了一种处理芯片，所述处理芯片为FPGA芯片，所述FPGA芯片用于执行程序，所述程序运行时执行上述任意一项所述数据处理方法。
[0013]根据本专利技术实施例的另一方面，还提供了一种模组控制板，所述模组控制板包括：上述的FPGA芯片以及SDRAM内存，其中，所述SDRAM内存用于对所述原始图像数据进行缓存。
[0014]根据本专利技术实施例的又一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行上述任意一项所述数据处理方法。
[0015]根据本专利技术实施例的再一方面，还提供了一种计算机设备，所述计算机设备包括处理器，所述处理器用于运行程序，其中，所述程序运行时执行上述任意一项所述数据处理方法。
[0016]在本专利技术实施例中，通过减少对原始图像数据进行处理的前后过程中数据向内存中的缓存次数，达到了减少模组控制板处理原始图像数据的整个流程所需时间的目的，从而实现了降低模组控制板处理视频流的原始图像数据导致的视频时延的技术效果，进而解决了模组控制板中从获取视频源到输出数据之间需要缓存多帧图像导致延时较高的技术问题。
附图说明
[0017]此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0018]图1示出了一种用于实现数据处理方法的计算机终端的硬件结构框图；
[0019]图2是根据本专利技术实施例提供的数据处理方法的流程示意图；
[0020]图3是根据本专利技术实施例提供的数据处理装置的结构框图；
[0021]图4是根据本专利技术实施例提供的处理芯片的结构框图；
[0022]图5是根据本专利技术实施例提供的模组控制板的结构框图。
具体实施方式
[0023]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的
附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0024]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]首先，对本申请实施例进行描述的过程中出现的部分名词或者术语适用于如下解释：
[0026]FPGA芯片，可编程门阵列(Field Programmable Gate Array，简称FPGA)，一种专用集成电路领域的半定制电路。
[0027]SDRAM内存，同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，应用于模组控制板的处理芯片中，其特征在于，包括：获取解码后的原始图像数据，并将所述原始图像数据发送至内存中进行缓存；从所述内存中读取缓存的所述原始图像数据；在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，其中，所述目标时间间隔的长度为所述原始图像数据的帧间隔时长；在所述目标时间间隔内，将所述目标图像数据直接发送至恒流源驱动芯片。2.根据权利要求1所述的方法，其特征在于，所述在目标时间间隔内对所述原始图像数据进行图像数据处理，得到目标图像数据，包括：在所述目标时间间隔的第一时长内，从所述内存中读取与所述原始图像数据对应的图像处理参数；在所述目标时间间隔的第二时长内，基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，其中，所述第一时长、所述第二时长与发送时长的和不大于所述帧间隔时长，所述发送时长为将所述目标图像数据直接发送至所述恒流源驱动芯片所需的时长。3.根据权利要求2所述的方法，其特征在于，所述从所述内存中读取与所述原始图像数据对应的图像处理参数，包括：确定所述恒流源驱动芯片的通道与所述原始图像数据的对应关系；基于所述对应关系，采用每次读取所述图像处理参数中的一组目标参数的方式，从所述内存中依次读取多组目标参数，直到读取完所述图像处理参数，其中，所述图像处理参数依据所述对应关系被划分为所述多组目标参数。4.根据权利要求3所述的方法，其特征在于，所述基于所述图像处理参数处理所述原始图像数据，得到所述目标图像数据，包括：基于所述对应关系，确定所述原始图像数据中与多组所述目...

【专利技术属性】
技术研发人员：刘承乾，刘志勇，
申请(专利权)人：利亚德光电股份有限公司，
类型：发明
国别省市：