一种低暗电流图像传感器像素结构制造技术

本发明专利技术公开了一种低暗电流图像传感器像素结构，包括置于半导体基体中的光电二极管、传输晶体管、浮动扩散节点、复位晶体管、源跟随器晶体管、行选通晶体管、电源以及pixel输出；在邻近的光电二极管之间采用反向PN结隔离301，并且在光电二极管之间加入梯形浅槽隔离205，使应力集中在光电二极管四个角落形成钝角结构中。通过优化像素版图设计，并在像素工艺制程中，使用低应力氮化硅薄膜替代高应力氮化硅薄膜以及减小氮化硅薄膜厚度的方法降低光电二极管受到的应力。减少由于光电二极管的有源区受到高应力所带来的位错缺陷，从而降低像素所产生的暗电流，提高图像传感器的性能。提高图像传感器的性能。提高图像传感器的性能。

【技术实现步骤摘要】
一种低暗电流图像传感器像素结构


[0001]本专利技术涉及一种CMOS图像传感器，尤其涉及一种低暗电流图像传感器像素结构。

技术介绍

[0002]CMOS图像传感器大量应用于便携式数码相机、手机、智能汽车、安防以及医疗领域。在这些应用中多数需要宽动态范围、高速和高灵敏度等先进性能。
[0003]如图1所示，图像传感器像素由半导体基体中的光电二极管(PD)、传输晶体管(TX)、浮动扩散节点(FD)、复位晶体管(RESET)、源跟随器晶体管(SF)、行选通晶体管(SELECT)、电源(VDD)以及pixel输出(VOUT)组成。多个光电二极管，以及各个晶体管之间需要采用STI(Shallow Trench Isolation)隔离结构或反向PN结隔离结构，达到降低各个器件电路之间的漏电流和串扰(Cross talk)。
[0004]使用STI(Shallow Trench Isolation)隔离结构隔离邻近的光电二极管时，在STI沟槽蚀刻过程中，会对硅造成损伤，形成的缺陷会产生较高的暗电流，降低图像传感器的动态范围。
[0005]使用部分STI(Partial Shallow Trench Isolation)，邻近的光电二极管间使用反向PN结隔离结构，可以减少STI沟槽蚀刻的区域。但部分STI隔离结构会在光电二极管和其他晶体管之间形成高应力区域。
[0006]如图5所示，当高应力区域中存在例如离子注入或是硅本身的mismatch所带来晶格缺陷，会形成位错缺陷，而连续的高应力区域会形成更多的位错缺陷，产生较高的暗电流，降低图像传感器的动态范围。
[0007]有鉴于此，特提出本专利技术。

技术实现思路

[0008]本专利技术的目的是提供了一种低暗电流图像传感器像素结构，以解决现有技术中存在的上述技术问题。
[0009]本专利技术的目的是通过以下技术方案实现的：
[0010]本专利技术的低暗电流图像传感器像素结构，包括置于半导体基体中的光电二极管101、传输晶体管102、浮动扩散节点103、复位晶体管104、源跟随器晶体管106、行选通晶体管107、电源105以及pixel输出108；
[0011]所述光电二极管有多个，在邻近的光电二极管之间采用反向PN结隔离301，并且在光电二极管之间加入梯形浅槽隔离205，使应力集中在光电二极管四个角落形成钝角结构中。
[0012]与现有技术相比，本专利技术所提供的低暗电流图像传感器像素结构，通过降低STI蚀刻所产生的应力，降低光电二极管周围应力，减少光电二极管的位错缺陷。
附图说明
[0013]图1为CMOS图像传感器4管有源像素(4T
‑
APS)电路图
[0014]101：光电二极管(PD)
[0015]102：传输栅晶体管(TX)
[0016]103：浮置扩散节点(FD)
[0017]104：复位晶体管(RESET)
[0018]105：电源(VDD)
[0019]106：源跟随器晶体管(SF)
[0020]107：行选通晶体管(SEL)
[0021]108：pixel输出(Vout)
[0022]图2为浅槽隔离光电二极管应力分布图
[0023]201：光电二极管1(PD1)
[0024]202：光电二极管2(PD2)
[0025]203：光电二极管3(PD3)
[0026]204：光电二极管4(PD4)
[0027]205：浅槽隔离(STI)
[0028]206：高应力区域
[0029]图3为反向PN结隔离光电二极管应力分布图
[0030]201：光电二极管1(PD1)
[0031]202：光电二极管2(PD2)
[0032]203：光电二极管3(PD3)
[0033]204：光电二极管4(PD4)
[0034]206：高应力区域
[0035]301：反向PN结隔离
[0036]图4为本实施例光电二极管应力分布图
[0037]201：光电二极管1(PD1)
[0038]202：光电二极管2(PD2)
[0039]203：光电二极管3(PD3)
[0040]204：光电二极管4(PD4)
[0041]206：高应力区域
[0042]301：反向PN结隔离
[0043]图5为位错缺陷示意图；(a)连续高应力区域，(b)非连续高应力区域；
[0044]206：高应力区域
[0045]501：硅衬底
[0046]502：晶格缺陷
[0047]503:低应力区域
[0048]504:位错缺陷(Dislocation defect)
[0049]图6为浅槽隔离蚀刻遮蔽层示意图；(a)传统工艺浅槽隔离蚀刻遮蔽层，(b)本实施例工艺浅槽隔离蚀刻遮蔽层；
[0050]501硅衬底
[0051]601.缓冲氧化层(Oxide)
[0052]602高应力硬掩模层(High stress hard mask)
[0053]603缓冲多晶硅层(Poly Silicon)
[0054]604低应力硬掩模层(Low stress hard mask)；
[0055]图7为浅槽隔离蚀刻剖面示意图；(a)传统工艺浅槽隔离蚀刻剖面图，(b)本实施例浅槽隔离蚀刻剖面图；
[0056]205浅槽隔离(STI)；
[0057]501硅衬底
[0058]601.缓冲氧化层(Oxide)
[0059]602高应力硬掩模层(High stress hard mask)
[0060]603缓冲多晶硅层(Poly Silicon)
[0061]604低应力硬掩模层(Low stress hard mask)
具体实施方式
[0062]下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，这并不构成对本专利技术的限制。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。
[0063]首先对本文中可能使用的术语进行如下说明：
[0064]术语“和/或”是表示两者任一或两者同时均可实现，例如，X和/或Y表示既包括“X”或“Y”的情况也包括“X和Y”的三种情况。
[0065]术语“包括”、“包含”、“含有”、“具有”或其它类似语义的描述，应被解释为非排它性的包括。例如：包括某技术特征要素(如原料、组分、成分、载体、剂型、材料、尺寸、零件、部件、机构、装置、步骤、工序、方法、反应条件、加工条件、参数、算法、信号、数据、产品或制品等)，应被解释为不仅包括明确列出的某技术特征要素，还可以包括未明确列出的本领域公知的其它本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低暗电流图像传感器像素结构，其特征在于，包括置于半导体基体中的光电二极管(101)、传输晶体管(102)、浮动扩散节点(103)、复位晶体管(104)、源跟随器晶体管(106)、行选通晶体管(107)、电源(105)以及pixel输出(108)；所述光电二极管有多个，在邻近的光电二极管之间采用反向PN结隔离(301)，并且在光电二极管之间加入梯形浅槽隔离(205)，使应力集中在光电二极管四个角落形成钝角结构中。2.根据权利要求1所述的低暗电流图像传感器像素结构，其特征在于，在邻近的光电二极管之间的隔离结构中，中部采用反向PN结隔离(301)，两端采用梯形浅槽隔离(205)，两端的梯形浅槽隔离(205)使光电二极管的四个角落形成钝角结构。3...

【专利技术属性】
技术研发人员：王菁，陈多金，龚雨琛，高峰，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：发明
国别省市：