P+屏蔽层自钳位沟槽型碳化硅IGBT器件及其制备方法技术

本发明专利技术提供一种P+屏蔽层自钳位的沟槽型碳化硅IGBT器件及其制备方法，通过引入增强型P沟道MOSFET结构实现P+屏蔽层电势自动钳位：在正向阻断区时，增强型P沟道MOSFET开启，P+屏蔽层自动钳位在低电势保护栅氧化层；在饱和区内，增强型P沟道MOSFET关断，P+屏蔽层保持浮空状态，提升近表面层载流子浓度；在有源区内，增强型P沟道MOSFET开启，屏蔽层电势钳位，降低饱和电流，提升器件短路能力。本发明专利技术在保证沟槽型碳化硅IGBT器件栅氧化层可靠性的前提下，保持低正向导通电压及低开关损耗优势，兼顾EMI噪声特性及短路能力。噪声特性及短路能力。噪声特性及短路能力。

【技术实现步骤摘要】
P+屏蔽层自钳位沟槽型碳化硅IGBT器件及其制备方法


[0001]本专利技术属于功率半导体
，具体是一种P+屏蔽层自钳位沟槽型碳化硅IGBT器件。

技术介绍

[0002]碳化硅(Silicon Carbide)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界雪崩击穿场强高、导热系数高和抗辐射能力强等特点，使其在高压大功率系统具有广阔的应用前景。IGBT器件兼具MOS场控结构驱动电路简单和双极性开态导通能力强这两方面优点，因而碳化硅IGBT具有导通损耗低、阻断电压高、开关速度快、高温性能好及抗辐照特性强等特性。碳化硅IGBT主要有平面栅和沟槽栅两种：平面栅碳化硅IGBT相邻P阱区间存在JFET效应使其正向导通电压显著增大；而沟槽栅碳化硅IGBT消除了JFET效应，沟道密度增加，进一步提升了近表面层载流子浓度。
[0003]尽管沟槽栅碳化硅IGBT更有利于缓解导通压降和开关损耗之间的矛盾关系，当IGBT处于正向阻断状态时，阻断电压由P阱区和漂移区间反偏的PN结承担。当器件处于临界击穿时，栅氧化层中场强远高于碳化硅中电场强本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：包括集电极金属(7)、集电极金属(7)上方的P+衬底(6)、P+衬底(6)上方的N型缓冲层(5)、N型缓冲层(5)上方的N
‑
漂移区(4)；所述N
‑
漂移区(4)的内部上方左侧设有凹槽，凹槽内设有多晶硅栅(9)、多晶硅栅(9)右侧的虚拟多晶硅栅(91)及填充凹槽的栅介质(10)，凹槽左侧为P型基区(3)，凹槽右下方为P+屏蔽层(22)；所述P+屏蔽层(22)上方为N型基区(31)；所述P型基区(3)左上方为P+欧姆接触区(2)，所述P型基区(3)右上方为N+源区(8)；所述N型基区(31)上方为第二P+欧姆接触区(21)；所述P+欧姆接触区(2)与N+源区(8)上方为第一发射极金属(1)；所述虚拟多晶硅栅(91)上方为第二发射极金属(12)；所述第二P+欧姆接触区(21)上方为第三发射极金属(11)；所述多晶硅栅(9)上方为栅极金属(14)，P型基区(3)靠近栅介质(10)的部分为器件的沟道。2.根据权利要求1所述的P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：所述栅介质(10)为SiO2。3.根据权利要求1所述的P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：所述P+欧姆接触区(2)、N+源区(8)、第二P+欧姆接触区(21)、P型基区(3)、N型基区(31)及P+屏蔽层(22)均为多次离子注入形成。4.根据权利要求1所述的P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：所述器件P+衬底(6)、N型缓冲层(5)、N
‑
漂移区(4)、P+欧姆接触区(2)、N+源区(8)、第二P+欧姆接触区(21)、P型基区(3)、N型基区(31)及P+屏蔽层(22)的材料均为碳化硅。5.一种P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：包括集电极金属(7)、集电极金属(7)上方的P+衬底(6)、P+衬底(6)上方的N型缓冲层(5)、N型缓冲层(5)上方的N
‑
漂移区(4)；所述N
‑
漂移区(4)的内部上方左侧设有凹槽，凹槽内设有多晶硅栅(9)、多晶硅栅(9)下方的虚拟多晶硅栅(91)及填充凹槽的栅介质(10)；凹槽左侧为P型基区(3)，凹槽右下方为P+屏蔽层(22)；所述P+屏蔽层(22)上方为N型基区(31)；所述P型基区(3)左上方为P+欧姆接触区(2)，所述P型基区(3)右上方为N+源区(8)；所述N型基区(31)上方为第二P+欧姆接触区(21)；所述P+欧姆接触区(2)与N+源区(8)上方为第一发射极金属(1)；所述第二P+欧姆接触区(21)上方为第三发射极金属(11)；所述多晶硅栅(9)上方为栅极金属(14)，P型基区(3)靠近栅介质(10)的部分为器件的沟道。6.一种P+屏蔽层自钳位沟槽型碳化硅IGBT器件，其特征在于：包括集电极金属(7)、集电极金属(7)上方的P+衬底(6)、P+衬底(6)上方的N型缓冲层(5)、N型缓冲层(5)上方的N
‑
漂移区(4)；所述N
‑
漂移区(4)的内部上方左侧设有多晶硅栅(9)及栅介质(10)填充的...

【专利技术属性】
技术研发人员：李轩，娄谦，赵汉青，邓小川，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：