提升CPU执行效率的方法、系统、电子设备及介质技术方案

本发明专利技术涉及提升CPU执行效率的方法、系统、电子设备及介质，包括：获取访问请求，访问请求包括目标数据的第一访问地址，第一访问地址表征了目标数据在暂存器中的存储位置；根据第一访问地址从暂存器中获取目标数据，若从暂存器中未获取到目标数据，根据第一访问地址，确定目标数据对应的第二访问地址，第二访问地址表征了目标数据在主存中的存储位置；根据第二访问地址从主存中获取目标数据；根据目标存储地址，将目标数据存储至寄存器中，目标存储地址表征了目标数据在寄存器中的存储地址。解决当前CPU在暂存器中未获取到数据时，CPU执行效率低的问题。低的问题。低的问题。

【技术实现步骤摘要】
提升CPU执行效率的方法、系统、电子设备及介质


[0001]本专利技术涉及计算机
，尤其涉及提升CPU执行效率的方法、系统、电子设备及介质。

技术介绍

[0002]随着工艺的提升，最近几十年CPU的频率不断提升，而受制于制造工艺和成本限制，目前计算机的内存/外存在访问速度上没有质的突破，这导致CPU和内存或外存之间的速度差距越来越大，极大的制约了系统性能。
[0003]flash常作为主存，而主存本身的访问速度远慢于CPU的速度，同时主存不能同时进行读取和存入的操作，即CPU访问主存时，主存要么执行读取操作，要么执行存入操作，因此存储器访问时间将远大于CPU执行时间，导致指令运行的主要瓶颈都在内存/外存的访问效率上。
[0004]现有技术通常会在主存和CPU之间增设一个暂存器，暂存器是一个速度等于或者接近下一级存储器访问速度的小容量存储器，其中保存了下一级存储器中部分当前所需的数据，因此CPU可以直接从暂存器中取得所需的数据，而不必访问下一级存储器，但是暂存器存在一个缺点，即暂存器在存入主存的数据时，是不能同时供CPU读取数据，即CPU在暂存器中能获取到数据时，提高了CPU的执行时间，但是一旦CPU未获取到数据时，依然执行效率低下，需要等待暂存器存入完主存的数据后才能供CPU继续读取数据。

技术实现思路

[0005]为了解决当前CPU在暂存器中未获取到数据时，CPU执行效率低的问题，本专利技术提供了提升CPU执行效率的方法、系统、电子设备及介质。
[0006]第一方面，为了解决上述技术问题，本专利技术提供了提升CPU执行效率的方法，包括以下步骤：
[0007]S1，获取访问请求，访问请求包括目标数据的第一访问地址，第一访问地址表征了目标数据在暂存器中的存储位置；
[0008]S2，根据第一访问地址从暂存器中获取目标数据，若从暂存器中未获取到目标数据，根据第一访问地址，确定目标数据对应的第二访问地址，第二访问地址表征了目标数据在主存中的存储位置；
[0009]S3，根据第二访问地址从主存中获取目标数据；
[0010]S4，根据目标存储地址，将目标数据存储至寄存器中，目标存储地址表征了目标数据在寄存器中的存储地址。
[0011]本专利技术提供的提升CPU执行效率的方法的有益效果是：通过在主存和CPU之间增设一组寄存器，寄存器即可执行与主存之间的读取操作，同时可以执行与CPU之间的存入操作，当CPU未获取到目标数据时，暂存器根据第一访问地址确定第二访问地址，然后第二访问地址直接从主存中读取目标数据，同时将获取到的目标数据根据目标存储地址存入到寄
存器中，在寄存器读取从主存获取的目标数据的同时能够直接将目标数据送入CPU，即CPU不用等待寄存器读取完所有主存中的数据后再读取目标数据，解决了当前CPU在暂存器中未获取到数据时，CPU执行效率低的问题。
[0012]在上述技术方案的基础上，本专利技术的提升CPU执行效率的方法还可以做如下改进。
[0013]进一步，寄存器中包括多个第一缓存区，主存中包括多个第二缓存区，每个第一缓存区对应一个第一存储地址，每个第二缓存区对应一个第二存储地址，各第一存储地址包括目标存储地址；
[0014]根据目标存储地址，将目标数据存储至寄存器中，包括：
[0015]根据目标存储地址和第一对应关系，从各个第二存储地址中确定目标数据对应的目标存储地址，第一对应关系为各个第一存储地址与各个第二存储地址之间的对应关系。
[0016]采用上述进一步方案的有益效果是：当CPU未获取到目标数据时，根据第一对应关系和目标存储地址，确定缺失的目标数据位于主存中的存储位置，然后直接从主存中相应的存储位置处获取目标数据存入寄存器相对应的存储位置即可。
[0017]进一步，方法还包括：
[0018]以各第二缓存区中的任意一个第二缓存区作为第一起始缓存区，第一起始缓存区的前一个第二缓存区作为第一结束缓存区；
[0019]将从第一起始缓存区开始，依次经过第一起始缓存区之后的各个第二缓存区，直到第一结束缓存区为止所形成的路径确定为一个回环；
[0020]将第二访问地址对应的第二缓存区作为新的第一起始缓存区，当获取到新的访问请求，且根据该新的访问请求从暂存器中未获取到新的访问请求对应的新的目标数据时，从新的第一起始缓存区起，将新的第一起始缓存区之后的各个第二缓存区中的数据存储至对应的第一缓存区，根据目标存储地址，将第一缓存区的新的目标数据存储至寄存器中，以从主存中获取新的目标数据。
[0021]采用上述进一步方案的有益效果是：当CPU执行原访问请求时，有可能出现多次未获取目标数据的情况，当CPU第一次出现未获取目标数据时，主存采用回环的方式获取目标数据，并将获取的所有数据存储至对应的寄存器中的第一缓存区，相当于将新获得到的目标数据覆盖了原旧目标数据，因此，当CPU执行本该读取原旧目标数据时，不会出现未获取目标数据的情况，CPU可以直接读取新覆盖的目标数据，极大的提高了CPU的执行效率。
[0022]第二方面，本专利技术提供了提升CPU执行效率的系统，包括访问请求获取模块、第一数据获取模块、第二数据获取模块和存储模块；
[0023]访问请求获取模块，用于获取访问请求，访问请求包括目标数据的第一访问地址，第一访问地址表征了目标数据在暂存器中的存储位置；
[0024]第一数据获取模块，用于根根据第一访问地址从暂存器中获取目标数据，若从暂存器中未获取到目标数据，根据第一访问地址，确定目标数据对应的第二访问地址，第二访问地址表征了目标数据在主存中的存储位置；
[0025]第二数据获取模块，用于根据第二访问地址从主存中获取目标数据；
[0026]存储模块，用于根据目标存储地址，将目标数据存储至寄存器中，目标存储地址表征了目标数据在寄存器中的存储地址。
[0027]本专利技术提供的提升CPU执行效率的系统的有益效果是：通过在主存和CPU之间增设
一个寄存器，寄存器即可执行与主存之间的读取操作，同时可以执行与CPU之间的存入操作，当CPU未获取到目标数据时，暂存器根据第一访问地址确定第二访问地址，然后第二访问地址直接从主存中读取目标数据，同时将获取到的目标数据根据目标存储地址存入到寄存器中，在寄存器读取从主存获取的目标数据的同时能够直接将目标数据送入CPU，即CPU不用等待寄存器读取完所有主存中的数据后再读取目标数据，解决了CPU在暂存器中未获取到数据时，CPU执行效率低的问题。
[0028]进一步，第一数据获取模块还包括目标存储地址模块；
[0029]目标存储地址模块，用于根据目标存储地址和第一对应关系，从各个第二存储地址中确定目标数据对应的目标存储地址，第一对应关系为各个第一存储地址与各个第二存储地址之间的对应关系。
[0030]采用上述进一步方案的有益效果是：当CPU未获取到目标数据时，根据第一对应关系和目标存储地址，确定缺失的目标数据位于主存中的存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.提升CPU执行效率的方法，其特征在于，包括以下步骤：S1，获取访问请求，所述访问请求包括目标数据的第一访问地址，所述第一访问地址表征了所述目标数据在所述暂存器中的存储位置；S2，根据所述第一访问地址从所述暂存器中获取所述目标数据，若从所述暂存器中未获取到所述目标数据，根据所述第一访问地址，确定所述目标数据对应的第二访问地址，所述第二访问地址表征了所述目标数据在主存中的存储位置；S3，根据所述第二访问地址从所述主存中获取所述目标数据；S4，根据目标存储地址，将所述目标数据存储至寄存器中，所述目标存储地址表征了所述目标数据在寄存器中的存储地址。2.根据权利要求1所述的方法，其特征在于，所述寄存器中包括多个第一缓存区，所述主存中包括多个第二缓存区，每个第一缓存区对应一个第一存储地址，每个第二缓存区对应一个第二存储地址，各所述第一存储地址包括所述目标存储地址；根据目标存储地址，将所述目标数据存储至寄存器中，包括：根据所述目标存储地址和第一对应关系，从各个所述第二存储地址中确定所述目标数据对应的目标存储地址，所述第一对应关系为各个所述第一存储地址与各个所述第二存储地址之间的对应关系。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：以各所述第二缓存区中的任意一个所述第二缓存区作为第一起始缓存区，所述第一起始缓存区的前一个第二缓存区作为第一结束缓存区；将从所述第一起始缓存区开始，依次经过所述第一起始缓存区之后的各个第二缓存区，直到第一结束缓存区为止所形成的路径确定为一个回环；将所述第二访问地址对应的第二缓存区作为新的第一起始缓存区，当获取到新的访问请求，且根据该新的访问请求从所述暂存器中未获取到所述新的访问请求对应的新的目标数据时，从所述新的第一起始缓存区起，将所述新的第一起始缓存区之后的各个第二缓存区中的数据存储至对应的第一缓存区，根据目标存储地址，将所述第一缓存区的新的目标数据存储至所述寄存器中，以从所述主存中获取所述新的目标数据。4.提升CPU执行效率的系统，其特征在于，包括访问请求获取模块、第一数据获取模块、第二数据获取模块和存储模块；所述访问请求获取模块，用于获取访问请求，所述访问请求包括目标数据的第一访问地址，所述第一访问地址表征了所述...

【专利技术属性】
技术研发人员：刘银涛，彭建辉，程健，韩绍伟，
申请(专利权)人：武汉梦芯科技有限公司，
类型：发明
国别省市：