闪存器件浮栅多晶硅的刻蚀方法技术

本申请涉及半导体集成电路制造技术领域，具体涉及一种闪存器件浮栅多晶硅的刻蚀方法。该方法包括：形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离；在所述基底层上沉积形成多晶硅层；使得所述多晶硅层的上表面平坦化；定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构。本申请可以解决相关技术中相邻两个存储单元之间残留的浮栅多晶硅层对相邻两个存储单元浮栅结构造成桥连的问题，能够提高晶片的良率。率。率。

【技术实现步骤摘要】
闪存器件浮栅多晶硅的刻蚀方法


[0001]本申请涉及半导体集成电路制造
，具体涉及一种闪存器件浮栅多晶硅的刻蚀方法。

技术介绍

[0002]闪存器件包括用于存储数据的存储区和进行逻辑运算的逻辑区。存储区中用于形成存储器件，该存储器件包括由下至上依次层叠在衬底层上的氧化层、浮栅多晶硅层、多晶硅间介质层和控制栅多晶硅层。
[0003]对于相关技术，其衬底层中形成由沟槽隔离结构，该沟槽隔离结构用于将存储单元隔离，在衬底层上沉积浮栅多晶硅层后需要去除覆盖在沟槽隔离结构上的浮栅多晶硅层。然而相关技术对闪存器件浮栅多晶硅的刻蚀工艺，容易使得沟槽隔离结构上残留浮栅多晶硅层，从而导致出现残留在沟槽隔离结构上的浮栅多晶硅层桥连相邻两个存储单元浮栅的问题，进而对晶片的良率造成不利影响。

技术实现思路

[0004]本申请提供了一种闪存器件浮栅多晶硅的刻蚀方法，可以解决相关技术中相邻两个存储单元之间残留的浮栅多晶硅层对相邻两个存储单元浮栅结构造成桥连的问题。
[0005]为了解决
技术介绍
中所述的技术问题，本申请提供一种闪存器件浮栅多晶硅的刻蚀方法，所述闪存器件浮栅多晶硅的刻蚀方法包括：
[0006]形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离；
[0007]在所述基底层上沉积形成多晶硅层；
[0008]使得所述多晶硅层的上表面平坦化；
[0009]定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构。
[0010]可选地，所述形成半导体的基底层的步骤，包括：
[0011]提供半导体衬底；
[0012]在所述半导体衬底的上表面形成氧化层；
[0013]在所述半导体衬底中制作形成沟槽隔离结构，位于存储区中的沟槽隔离结构将相邻两个存储单元隔离。
[0014]可选地，所述沟槽隔离结构的上表面高出所述氧化层的上表面。
[0015]可选地，所述在所述半导体基底层上表面沉积形成多晶硅层的步骤，包括：
[0016]在所述半导体基底层上表面沉积形成厚度为1600A至2000A的多晶硅层。
[0017]可选地，所述使得所述多晶硅层的上表面平坦化的步骤，包括：
[0018]对所述多晶硅层的上表面进行化学机械研磨，使得所述多晶硅层的上表面平坦化至所述沟槽隔离结构的上表面外露。
[0019]可选地，所述定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构的步骤，包括：
[0020]定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，去除平坦化后残留在所述沟槽隔离结构上的多晶硅层，形成覆盖在各个所述存储单元位置处的浮栅结构。
[0021]可选地，所述沟槽隔离结构的上表面高出覆盖在各个所述存储单元位置处的浮栅结构。
[0022]可选地，在所述定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构的步骤完成后，所述闪存器件浮栅多晶硅的刻蚀方法还包括步骤：
[0023]刻蚀位于所述存储区位置处的沟槽隔离结构，使得所述沟槽隔离结构上表面的高度低于所述浮栅结构。
[0024]本申请技术方案，至少包括如下优点：本申请通过形成提供半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离，在所述基底层上表面沉积形成多晶硅层，使得所述多晶硅层的上表面平坦化，定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构，以去除残留在沟槽隔离结构上表面的多晶硅层，避免相邻两个存储单元的浮栅出现桥连的问题。
附图说明
[0025]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1示出了本申请一实施例提供的闪存器件浮栅多晶硅的刻蚀方法的流程图；
[0027]图2a示出了步骤S11完成后的器件剖视结构示意图；
[0028]图2b示出了步骤S12完成后的器件剖视结构示意图；
[0029]图2c示出了步骤S13完成后的器件剖视结构示意图；
[0030]图2d示出了步骤S14完成后的器件剖视结构示意图；
[0031]图2e示出了步骤S15完成后的器件剖视结构示意图。
具体实施方式
[0032]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0033]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、
以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0034]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0035]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0036]图1示出了本申请一实施例提供的闪存器件浮栅多晶硅的刻蚀方法的流程图，从图1中可以看出，该闪存器件浮栅多晶硅的刻蚀方法包括以下依次执行的步骤S11至步骤S15，其中：
[0037]步骤S11：形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离。
[0038]图2a示出了步骤S11完成后的器件剖视结构示意图，从图1中可以看出，该基底层210包括存储区211和外围逻辑区212，该存储区211中形成有多个存储单元213，相邻两个存储单元213之间相隔离。
[0039]可以依照以下步骤S111至步骤S113制作出图2a所示的基底层结构，其中步骤S111：提供半导体衬底200。步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述闪存器件浮栅多晶硅的刻蚀方法包括：形成半导体的基底层，所述基底层包括存储区，所述存储区中形成有多个存储单元，相邻两个存储单元之间相隔离；在所述基底层上沉积形成多晶硅层；使得所述多晶硅层的上表面平坦化；定义出闪存器件的存储区，对平坦化后的存储区位置处的多晶硅层进行回刻蚀，形成覆盖在各个所述存储单元位置处的浮栅结构。2.如权利要求1所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述形成半导体的基底层的步骤，包括：提供半导体衬底；在所述半导体衬底的上表面形成氧化层；在所述半导体衬底中制作形成沟槽隔离结构，位于存储区中的沟槽隔离结构将相邻两个存储单元隔离。3.如权利要求2所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述沟槽隔离结构的上表面高出所述氧化层的上表面。4.如权利要求1所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，所述在所述半导体基底层上表面沉积形成多晶硅层的步骤，包括：在所述半导体基底层上表面沉积形成厚度为1600A至2000A的多晶硅层。5.如权利要求3所述的闪存器件浮栅多晶硅的刻蚀方法，其特征在于，...

【专利技术属性】
技术研发人员：贾红丹，顾林，黄铭祺，王虎，王震，杜怡行，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：