一种高可靠性半导体功率器件及制备方法技术

本发明专利技术公开了一种高可靠性半导体功率器件及制备方法，涉及半导体功率器件技术领域，该方法通过引入有源区元胞网格型布局来增加硅晶圆前道的器件结构刚度，不需要额外增加生产成本的同时减小了晶圆翘曲。包括：第一沟槽，第二沟槽，第一导电外延层，第二导电类型体区和第一导电类型源区；所述第一导电外延层上设置多个相互平行的第一沟槽，相邻的两个所述第一沟槽之间设置多个相互平行的第二沟槽；所述第一沟槽的一侧、相邻的所述第一沟槽之间从下至上设置第二导电类型体区和第一导电类型源区；所述第一沟槽的一侧、相邻的所述第一沟槽之间设置接触孔。之间设置接触孔。之间设置接触孔。

【技术实现步骤摘要】
一种高可靠性半导体功率器件及制备方法


[0001]本专利技术涉及半导体功率器件
，更具体的涉及一种高可靠性半导体功率器件及制备方法。

技术介绍

[0002]沟槽MOSFET（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属氧化物半导体场效晶体管）和栅极屏蔽沟槽（Shielded Gate Transistor，SGT）MOSFET的晶圆变形是由于制造过程中产生的应力造成的。当8英寸硅片翘曲大于175um时，将使光刻工艺变得困难，甚至无法加工。为了解决这个问题，产生了很多方法，比如使用较厚的wafer（晶元）来增加wafer的刚度，比如用850um代替725um；沉积PECVD（ Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法）氧化物和/或LPCVD（Low Pressure Chemical Vapor Deposition，低压力化学气相沉积法）多晶硅等，以平衡来自硅晶圆正面的应力，但上述方法都存在增加生产成本的问题。

技术实现思路

[0003]本专利技术实施例提供一种高可靠性半导体功率器件及制备方法，该方法通过引入有源区元胞网格型布局来增加硅晶圆前道的器件结构刚度，不需要额外增加生产成本的同时减小了晶圆翘曲。
[0004]本专利技术实施例提供一种高可靠性半导体功率器件，包括：第一沟槽，第二沟槽，第一导电外延层，第二导电类型体区和第一导电类型源区；所述第一导电外延层上设置多个相互平行的第一沟槽，相邻的两个所述第一沟槽之间设置多个相互平行的第二沟槽；所述第一沟槽的一侧、相邻的所述第一沟槽之间从下至上设置第二导电类型体区和第一导电类型源区；所述第一沟槽的一侧、相邻的所述第一沟槽之间设置接触孔。
[0005]优选地，所述第一沟槽和所述第二沟槽的宽度一致；所述第一沟槽和所述第二沟槽的深度一致。
[0006]本专利技术实施例提供一种高可靠性半导体功率器件的制备方法，包括：在第一导电外延层上形成多个相互平行的第一沟槽，相邻的第一沟槽之间的距离相等；在相邻的第一沟槽之间形成多个相互平行的第二沟槽，在第一沟槽内和第二沟槽内依次形成栅氧化层和多晶硅层；通过两次离子注入，在第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。
[0007]优选地，所述在所述隔离氧化层上制备接触孔，具体包括：在相邻的所述第一沟槽之间，且位于相邻的两个第二沟槽之间制备第一接触孔掩
模版或者第二接触孔掩模版；所述第一接触孔掩模版与相邻的第一沟槽之间的间距和与相邻的第二沟槽之间的间距相等；所述第二接触孔掩模版与相邻的第一沟槽之间的间距和与相邻的第二沟槽之间的间距相等；所述第一接触孔掩模版的长度大于所述第二接触孔掩模版的长度。
[0008]优选地，所述在所述隔离氧化层上制备接触孔之后，还包括：在所述第一接触孔的底部形成第一欧姆接触区，所述第二接触孔的底部形成第二欧姆接触区；在所述第一接触孔和第二接触孔内沉淀金属，并与位于隔离层上方的金属层相接触。
[0009]优选地，所述在第一沟槽内和第二沟槽内依次形成栅氧化层和多晶硅层，具体包括：在所述第一沟槽内、所述第一沟槽的顶部两侧、所述第二沟槽内以及所述第二沟槽的顶部两侧形成栅氧化层；在所述第一沟槽内、所述第一沟槽的顶部两侧、所述第二沟槽内以及所述第二沟槽的顶部两侧的所述栅氧化层上形成多晶硅层；将位于第一沟槽的顶部、第一沟槽的顶部两侧、第二沟槽的顶部以及第二沟槽的顶部的两侧的多晶硅层刻蚀掉。
[0010]本专利技术实施例提供一种高可靠性半导体功率器件及制备方法，该器件包括：第一沟槽，第二沟槽，第一导电外延层，第二导电类型体区和第一导电类型源区；所述第一导电外延层上设置多个相互平行的第一沟槽，相邻的两个所述第一沟槽之间设置多个相互平行的第二沟槽；所述第一沟槽的一侧、相邻的所述第一沟槽之间从下至上设置第二导电类型体区和第一导电类型源区；所述第一沟槽的一侧、相邻的所述第一沟槽之间设置接触孔。该器件在有源区采用矩形网格类型的单元格布局，第一沟槽在X方向保持和原来沟槽一样的同时，在Y方向上制备了第二沟槽，第一沟槽和第二沟槽内填充材质一致，平衡了晶圆X方向和Y方面的应力，避免了因应力不对称导致晶圆易翘边的问题；进一步地，由于有源区采用矩形网格类型的单元格布局，X和Y方向都有沟道，与传统长条结构相比，在相同的芯片面积下沟道的密度更大，从而能够有更小的导通电阻。
附图说明
[0011]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1为现有Trench/SGT power MOSFET有源区截面结构示意图；图2A为本专利技术实施例提供的半导体功率器件有源区俯视结构示意图；图2B为本专利技术实施例提供的半导体功率器件结构示意图；图3为本专利技术实施例提供的半导体功率器件制备方法流程示意图；
图4A为本专利技术实施例提供的在第一导电外延层上制备二氧化硅硬掩模版结构示意图；图4B为本专利技术实施例提供的通过光刻胶及硬掩模版确定沟槽位置示意图；图4C为本专利技术实施例提供的沟槽制备示意图；图4D为本专利技术实施例提供的在沟槽内制备栅氧化层示意图；图4E为本专利技术实施例提供的在沟槽内制备多晶硅层示意图；图4F为本专利技术实施例提供的第一次离子注入示意图；图4G为本专利技术实施例提供的第二次离子注入示意图图4H为本专利技术实施例提供的制备隔离氧化层及接触孔示意图；图4I为本专利技术实施例提供的接触孔填充金属以及制备金属层示意图；其中，101
‑
第一导电类型衬底层；102
‑
第一导电外延层；103
‑
第一氧化层；104
‑
第一光刻胶层；105
‑1‑
第一沟槽；105
‑2‑
第二沟槽；106
‑
栅氧化层；107
‑
多晶硅层；108
‑
第二导电类型体区；109
‑
第一导电类型源区；110
‑
隔离氧化层；111
‑
欧姆接触区，112
‑
金属接触孔，113
‑
金属层。
具体实施方式
[0013]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0014]现有技术中，晶圆产生应力主要是由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠性半导体功率器件，其特征在于，包括：第一沟槽，第二沟槽，第一导电外延层，第二导电类型体区和第一导电类型源区；所述第一导电外延层上设置多个相互平行的第一沟槽，相邻的两个所述第一沟槽之间设置多个相互平行的第二沟槽；所述第一沟槽的一侧、相邻的所述第一沟槽之间从下至上设置第二导电类型体区和第一导电类型源区；所述第一沟槽的一侧、相邻的所述第一沟槽之间设置接触孔。2.如权利要求1所述的高可靠性半导体功率器件，其特征在于，所述第一沟槽和所述第二沟槽的宽度一致；所述第一沟槽和所述第二沟槽的深度一致。3.一种高可靠性半导体功率器件的制备方法，其特征在于，包括：在第一导电外延层上形成多个相互平行的第一沟槽，相邻的第一沟槽之间的距离相等；在相邻的第一沟槽之间形成多个相互平行的第二沟槽，在第一沟槽内和第二沟槽内依次形成栅氧化层和多晶硅层；通过两次离子注入，在第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。4.如权利要求3所述的制备方法，其特征在于，所述在所述隔离氧化层上制备接触孔，具体包括：在相邻的...

【专利技术属性】
技术研发人员：唐呈前，范玮，苏毅，常虹，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：