半导体结构及其形成方法技术

一种半导体结构及其形成方法，结构包括：基底，包括第一器件区和第二器件区，第一器件区包括沟道区、位于沟道区两侧的预设区域以及环绕沟道区和预设区域的阱区接触区；第一隔离结构，位于预设区域与阱区接触区之间、以及阱区接触区与相邻第二器件区之间的基底内；多晶硅栅极，覆盖沟道区；第一源漏掺杂区，位于多晶硅栅极两侧的预设区域内；金属栅极，位于第二器件区的基底上；支撑结构，位于第一隔离结构的顶部；层间介质层，覆盖多晶硅栅极、金属栅极和支撑结构的侧壁。支撑结构能够改善第一隔离结构上方的层间介质层顶面凹陷问题，防止形成层间介质层和金属栅极的平坦化处理过程中接触第一源漏掺杂区及阱区接触区，提升半导体结构的性能。构的性能。构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体技术中，即使元件尺寸持续缩减，仍希望晶体管的性能可更为增进，也希望能制造出结合低、中、高电压应用范围的集成电路半导体装置。
[0003]举例来说，用于驱动图像传感器、LCD以及印刷磁头等的集成电路(以下称为驱动IC)，由具有在3.3V以上的电源电压下工作的漏极及源极间的耐压能力强的高压MOS晶体管的驱动输出单元，以及具有在数伏以下的电源电压下可以使用的漏极耐压能力差的低压MOS晶体管的控制驱动输出单元的逻辑单元构成。此类集成电路通常称作系统单晶片。尽管这类集成电路包含采用非常低电压(比方1.8V或2.5V)来操作的逻辑晶体管，但是位于相同集成电路上的其它晶体管是因高电压应用而设计的，因此是以高电压来操作，并且往往漏极至源极的压差可能有30V甚至40V之高，高电压晶体管元件比逻辑电路中的逻辑晶体管或周边晶体管有能力负载更多的电流。
[0004]其中，与低压(Low Voltage，LV)器件相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，所述第一器件的沟道长度大于所述第二器件的沟道长度，所述第一器件区的基底包括沟道区、沿沟道区长度方向位于所述沟道区两侧的预设区域以及环绕所述沟道区和预设区域的阱区接触区；第一隔离结构，位于所述预设区域与所述阱区接触区之间、以及所述阱区接触区与相邻所述第二器件区之间的基底内；多晶硅栅极，覆盖于所述沟道区的基底上；第一源漏掺杂区，位于所述多晶硅栅极两侧的所述预设区域的基底内；金属栅极，位于所述第二器件区的基底上；第二源漏掺杂区，位于所述金属栅极两侧的基底内；支撑结构，位于所述第一隔离结构的顶部上；层间介质层，位于所述基底上且覆盖所述多晶硅栅极、金属栅极以及所述支撑结构的侧壁。2.如权利要求1所述的半导体结构，其特征在于，所述支撑结构包括第一支撑层和第二支撑层中的任意一个；或者，所述支撑结构包括第一支撑层和位于所述第一支撑层上的第二支撑层。3.如权利要求2所述的半导体结构，其特征在于，所述支撑结构包括第一支撑层；所述第二源漏掺杂区包括源漏外延层。4.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：第一内侧墙，位于所述金属栅极的侧壁上；第二内侧墙，位于所述多晶硅栅极的侧壁上；所述第二内侧墙与所述第一内侧墙以及第一支撑层的材料相同。5.如权利要求2所述的半导体结构，其特征在于，所述支撑结构包括第二支撑层；所述基底还包括用于形成功能结构的功能区；所述半导体结构还包括：硅化物阻挡层，位于所述功能区的部分区域上，所述硅化物阻挡层的材料与所述第二支撑层的材料相同；金属硅化物层，位于所述硅化物阻挡层所露出的所述第一源漏掺杂区的顶面与所述层间介质层之间、所述阱区接触区的顶面与层间介质层之间、以及所述第二源漏掺杂区的顶面与层间介质层之间。6.如权利要求1所述的半导体结构，其特征在于，沿所述第一隔离结构的宽度方向，所述支撑结构的侧壁相对于所述第一隔离结构同一侧的侧壁缩进。7.如权利要求6所述的半导体结构，其特征在于，沿所述第一隔离结构的宽度方向，所述支撑结构的侧壁相对于所述第一隔离结构同一侧的侧壁缩进0.3μm至0.4μm。8.如权利要求1所述的半导体结构，其特征在于，所述支撑结构的材料包括氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二隔离结构，位于所述沟道区与所述第一源漏掺杂区之间的基底内；所述多晶硅栅极覆盖所述沟道区的基底，且还延伸覆盖部分的所述第二隔离结构。10.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，
所述第一器件的沟道长度大于所述第二器件的沟道长度，所述第一器件区的基底包括沟道区、沿沟道区长度方向位于所述沟道区两侧且用于形成第一源漏掺杂区的预设区域、以及环绕所述沟道区和预设区域的阱区接触区，所述预设区域与所述阱区接触区之间、以及所述阱区接触区与相邻的第二器件区之间的基底内形成有第一隔离结构；形成分立于所述第一器件区和第二器件区的基底上的多晶硅栅极，位于所述第一器件区的所述多晶硅栅极覆盖所述沟道区；在所述第一器件区的多晶硅栅极两侧的预设区域中形成第一源漏掺杂区；在所述第二器件区的多晶硅栅极两侧的基底内形成第二源漏掺杂区；在所述多晶硅栅极露出的所述第一隔离结构上形成支撑结构；在形成所述第一源漏掺杂区和第二源漏掺杂区以及支撑结构后，在所述基底上形成层间介质层，所述层间介质层覆盖所述多晶硅栅极和支撑结构的侧壁，且暴露出所述第二器件区的多晶硅栅极顶部；去除所述第二器件区的多晶硅栅极，在所述层间介质层中形成栅极开口；在所述栅极开口中形成金属栅极。11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述支撑结构包括第一支撑层和第二支撑层中的任意一个；或者，...

【专利技术属性】
技术研发人员：蔡巧明，马丽莎，
申请(专利权)人：中芯北方集成电路制造北京有限公司，
类型：发明
国别省市：