一种柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜制造技术

本实用新型专利技术公开了一种柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜，柔性单晶硅薄膜半导体器件包括应力缓冲膜、单晶硅片、聚合物膜和半导体芯片，单晶硅片位于应力缓冲膜上且厚度为0.2μm～80μm，半导体芯片位于单晶硅片内或凸出单晶硅片设置，并与单晶硅片电性连接，聚合物膜覆盖于半导体芯片和单晶硅片上并对半导体芯片进行密封。柔性单晶硅薄膜包括应力缓冲膜、单晶硅片和聚合物膜，单晶硅片位于应力缓冲膜上且厚度为0.2μm～80μm，聚合物膜覆盖于单晶硅片上。既保持了硅单晶特点，又兼容半导体芯片高温制备工艺，具有高性能，提高了信息处理速度、单晶硅片的利用效率和器件电路设计的灵活性，且生产效率和良品率高，移取方便。取方便。取方便。

【技术实现步骤摘要】
一种柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜


[0001]本技术属于半导体
，具体涉及一种柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜。

技术介绍

[0002]随着技术水平和人们生活水平的提高，电子产品的柔性化、可穿戴以及可折叠等成为新的发展需求，柔性电子产品被广泛应用到电子通信、医疗等领域。传统的柔性电子器件是采用表面贴装技术将传统硬质封装芯片贴装于柔性电路板上，硬质封装芯片区域的线路板在表面贴装之后仍旧是刚性，极大限制了电子产品的整体柔性化变形能力。因此，柔性半导体芯片是电子产品整体柔性化的关键。
[0003]目前，多数柔性芯片是将半导体芯片器件通过转印或无源器件的直接图形化方法制作于有机聚合物材料衬底上，如聚酰亚胺、聚对二甲苯、硅树脂等。然而，这类柔性芯片信息处理速度慢；有机半导体材料熔点低，不适用于传统的高性能半导体芯片器件的制备；一些高温材料也不能直接在这些衬底上沉积，影响一些高性能传感器件的制备和利用，从而导致获得的半导体芯片器件的性能较低。而硅的体材料虽然通常被认为是硬、脆的材料，但减薄至微米以至纳米量级的硅，由于弯曲变形引起的表面应力可以大幅减小，从而能够轻易的实现机械变形而无断裂现象的发生，而且这样的薄膜仍保有单晶硅的特性，从而为得到高性能柔性电子器件、电路提供极有吸引力的柔性平台。
[0004]但现有技术中，张沧海等人(Chinese Physics Letters，Vol.30(8)，2013，pp.086201)利用背面干法刻蚀绝缘体上硅(SOI∶Silicon on Insulator)晶圆片得到了柔性衬底。申请号为201910927391.4的中国专利提出了在绝缘体上硅SOI上采用湿法HF刻蚀的方式获得硅纳米膜层，进而通过转移技术将硅纳米薄膜转移到PET衬底上，键合后获得柔性硅衬底的方法。S.Mack等人(Applied Physics Letters，88，2006，pp.213101)在硅(111)片的正面刻蚀出沟槽后用各向异性腐蚀硅的方法得到了柔性的硅带，但这些与传统的硅(100)片相比，成本较高。Sally M Ahmed等人(IEEE 27th International Conference on Micro Electro Mechanical Systems，2014，pp.548
‑
551)利用硅(100)片在正面先深硅刻蚀形成刻蚀孔阵列后，再通过各向异性干法刻蚀得到了柔性硅膜。
[0005]背面干法刻蚀SOI晶圆片技术，由于缺乏支撑层，在刻蚀减薄过程中圆晶片易碎裂，且刻蚀完成后存在捞取困难的问题，成品率低。湿法HF刻蚀SOI获得柔性硅衬底的技术所需时间很长，通常大于8小时，且过程中大量使用腐蚀性化学原料(HF溶液)，危险性很大，极易造成环境污染。在硅片的正面刻蚀出沟槽后用各向异性腐蚀硅得到柔性硅膜的方案成本较高，且需事先在硅片上先做出刻蚀孔，占用了硅片的面积，影响了硅片表面的利用效率，阻碍了器件电路在硅片上的设计灵活性。更为重要的，以上直接获得的柔性硅膜很薄，需要键合到额外的柔性有机支撑层才能使用，而有机支撑层的材料熔点低，限制了一些高温材料在衬底上沉积，进而影响了半导体芯片的性能。

技术实现思路

[0006]本技术的目的在于针对上述问题，提出一种柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜，既保持了硅单晶的特点，又兼容半导体芯片高温制备工艺，具有更好的性能，可大大提高信息处理速度、单晶硅片的利用效率和器件电路在其上设计的灵活性，且生产效率和良品率高，移取方便。
[0007]为实现上述目的，本技术所采取的技术方案为：
[0008]本技术提出的一种柔性单晶硅薄膜半导体器件，包括应力缓冲膜、单晶硅片、聚合物膜和半导体芯片，单晶硅片位于应力缓冲膜上，且厚度为0.2μm～80μm，半导体芯片位于单晶硅片内或凸出单晶硅片设置，并与单晶硅片电性连接，聚合物膜覆盖于半导体芯片和单晶硅片上并对半导体芯片进行密封。
[0009]优选地，半导体芯片为MOS晶体管或存储器或由MOS晶体管和存储器组成的存算一体单元。
[0010]优选地，存储器为DRAM、Flash、PCM、MRAM、ReRAM、FeFET、FeRAM其中一种。
[0011]优选地，应力缓冲膜的厚度为10nm～1500nm。
[0012]优选地，聚合物膜的厚度为1μm～100μm。
[0013]优选地，应力缓冲膜的材质为SiO2、Al2O3和HfO2中的一种或多种组成的复合层，聚合物膜的材质为硅树脂、聚酰亚胺、聚对二甲苯和SU
‑
8胶其中一种。
[0014]一种柔性单晶硅薄膜，包括应力缓冲膜、单晶硅片和聚合物膜，单晶硅片位于应力缓冲膜上，且厚度为0.2μm～80μm，聚合物膜覆盖于单晶硅片上。
[0015]优选地，应力缓冲膜的厚度为10nm～1500nm。
[0016]优选地，聚合物膜的厚度为1μm～100μm。
[0017]优选地，应力缓冲膜的材质为SiO2、Al2O3和HfO2中的一种或多种组成的复合层，聚合物膜的材质为硅树脂、聚酰亚胺、聚对二甲苯和SU
‑
8胶其中一种。
[0018]与现有技术相比，本技术的有益效果为：
[0019]本申请获得的柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜以柔性单晶硅片作为衬底，并通过应力缓冲膜既在柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜制备过程中起到应力缓冲作用，又在制备完成后对单晶硅片隔绝水氧起到保护作用，通过聚合物膜对单晶硅片既起保护作用以避免其上制备的半导体芯片受到外界环境的腐蚀，又可以作为柔性支撑，避免损伤。相对于现有技术既保持了硅单晶的特点，又兼容半导体芯片高温制备工艺，获得更高性能的柔性单晶硅薄膜半导体器件及柔性单晶硅薄膜，从而大大提高信息处理速度、单晶硅片的利用效率和器件电路在其上设计的灵活性，且生产效率和良品率高，移取方便。
附图说明
[0020]图1为本技术柔性单晶硅薄膜半导体器件的剖视图；
[0021]图2为本技术柔性单晶硅薄膜的剖视图。
[0022]附图标记说明：1、应力缓冲膜；2、单晶硅片；3、聚合物膜；4、半导体芯片。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]需要说明的是，当组件被称为与另一个组件“连接”时，它可以直接与另一个组件连接或者也可以存在居中的组件。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本申请。
[0025]实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种柔性单晶硅薄膜半导体器件，其特征在于：所述柔性单晶硅薄膜半导体器件包括应力缓冲膜(1)、单晶硅片(2)、聚合物膜(3)和半导体芯片(4)，所述单晶硅片(2)位于所述应力缓冲膜(1)上，且厚度为0.2μm～80μm，所述半导体芯片(4)位于所述单晶硅片(2)内或凸出所述单晶硅片(2)设置，并与所述单晶硅片(2)电性连接，所述聚合物膜(3)覆盖于所述半导体芯片(4)和单晶硅片(2)上并对所述半导体芯片(4)进行密封。2.如权利要求1所述的柔性单晶硅薄膜半导体器件，其特征在于：所述半导体芯片(4)为MOS晶体管或存储器或由MOS晶体管和存储器组成的存算一体单元。3.如权利要求2所述的柔性单晶硅薄膜半导体器件，其特征在于：所述存储器为DRAM、Flash、PCM、MRAM、ReRAM、FeFET、FeRAM其中一种。4.如权利要求1所述的柔性单晶硅薄膜半导体器件，其特征在于：所述应力缓冲膜(1)的厚度为10nm～1500nm。5.如权利要求1所述的柔性单晶硅薄膜半导体器件，其特征在于：所述聚合物膜(3)的厚度为1μm～100...

【专利技术属性】
技术研发人员：戚佳斌，李忠贤，赵毅，
申请(专利权)人：中国电子科技南湖研究院，
类型：新型
国别省市：