一种半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，该半导体器件包括基底、以及形成在基底表面的金属线图案，该金属线图案包含多根间隔分布的金属线。金属线图案的上表面还覆盖有绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。通过在金属线图案的上表面覆盖绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔，使相邻两根金属线之间通过两者之间的气体隔离腔作为绝缘隔离的绝缘介质，从而减小不同金属线之间的冗余电容，降低不同金属线之间的干扰，改善RC延迟现象，改善半导体器件的电特性劣化问题，提升半导体器件的电特性。升半导体器件的电特性。升半导体器件的电特性。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。

技术介绍

[0002]随着集成电路的集成化及体积缩小化，存储器内部的电路结构的密度也逐渐增加，导致形成电路结构的金属线的线宽也逐渐缩小，从而导致金属线的电阻逐渐增加。且相邻的两根金属线之间的间距也逐渐缩小，增加了绝缘隔离相邻两根金属线的难度，从而造成存储器的电特性劣化，从而使存储器内部的冗余电容增加，或者出现RC延迟。

技术实现思路

[0003]本专利技术提供了一种半导体器件及其制造方法，以改善半导体器件的电特性劣化问题，减小半导体器件内部的冗余电容，改善RC延迟现象。
[0004]第一方面，本专利技术提供了一种半导体器件，该半导体器件包括基底、以及形成在基底表面的金属线图案，其中，该金属线图案包含多根间隔分布的金属线。在金属线图案的上表面还覆盖有绝缘膜，且绝缘膜与基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。
[0005]在上述的方案中，通过在金属线图案的上表面覆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基底；形成在所述基底表面的金属线图案，其中，所述金属线图案包含多根间隔分布的金属线；覆盖在所述金属线图案的上表面的绝缘膜，且所述绝缘膜与所述基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。2.如权利要求1所述的半导体器件，其特征在于，所述绝缘膜为原子层沉积膜，所述绝缘膜的材料为SiN或者NDC。3.如权利要求2所述的半导体器件，其特征在于，所述原子层沉积膜的厚度为3.如权利要求2所述的半导体器件，其特征在于，所述原子层沉积膜的厚度为4.如权利要求1所述的半导体器件，其特征在于，所述金属线图案为栅极图案、位线图案、接触插塞图案或互连线图案。5.一种半导体器件的制造方法，其特征在于，包括：提供一基底；在所述基底表面形成金属线图案，其中，所述金属线图案包含多根间隔分布的金属线；在所述金属线图案的上表面覆盖绝缘膜，且所述绝缘膜与所述基底表面间隔分布，以在任意相邻的两根金属线之间形成绝缘隔离该相邻两根金属线的气体隔离腔。6.如权利要求5所述的制造方法，其特征在于，所述在所述基底表面形成金属线图案包括：在所述基底表面形成牺牲膜层；在所述牺牲膜层上刻蚀出金属线槽图案，其中，所述金属线槽图案包含多个金属线槽；在所述金属线槽图案中形成所述金属线图案，其中，每个金属线槽中形成有一根金属线；去除所述牺牲膜层。7.如权利要求5所述的制造方法，其特征在于，所述在...

【专利技术属性】
技术研发人员：金泰源，高建峰，刘卫兵，王桂磊，杨涛，李俊峰，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：