绝缘体上覆半导体晶圆、含晶体管的半导体结构及其形成与操作方法技术

本发明专利技术涉及绝缘体上覆半导体晶圆、含晶体管的半导体结构及其形成与操作方法，绝缘体上覆半导体晶圆包括支撑基材、位在该支撑基材上方的电性绝缘层、及位在该电性绝缘层上方的半导体层。半导体结构包括晶体管。该晶体管包括在支撑基材上方含有压电材料的电性绝缘层、位在该电性绝缘层上方的半导体层、位在该半导体层中的源极区、通道区与漏极区、位在该通道区上方的栅极结构、第一电极、以及第二电极。该第一电极与该第二电极设于该电性绝缘层的侧向对立侧。该第一电极及第二电极电性绝缘该半导体层，并且经组配用于对该电性绝缘层的该压电材料施加电压。该压电材料回应于对其施加的该电压而至少在该通道区中产生应变。电压而至少在该通道区中产生应变。电压而至少在该通道区中产生应变。

【技术实现步骤摘要】
绝缘体上覆半导体晶圆、含晶体管的半导体结构及其形成与操作方法
[0001]本专利技术是中国专利申请号为201710669920.6，专利技术名称为“绝缘体上覆半导体晶圆、含晶体管的半导体结构及其形成与操作方法”，申请日为2017年8月8日的专利申请的分案申请。


[0002]大体上，本专利技术关于集成电路、其形成方法、及用于操作集成电路中的晶体管的方法，并且更尤指在场效晶体管的通道区中提供应变的集成电路、用于形成此类集成电路的方法、及用来操作此类集成电路中的场效晶体管的方法。

技术介绍

[0003]集成电路包括大量电路元件，其尤其包括场效晶体管。在场效晶体管中，可提供包括栅极电极与栅极绝缘层的栅极结构，其中栅极绝缘层将栅极电极与通道区分开，并且在栅极电极与通道区之间提供电性绝缘。毗连通道区可提供源极区与漏极区。源极区、漏极区与通道区可设于半导体材料中，其中源极区和漏极区的掺杂有别于通道区的掺杂。在P通道晶体管中，源极区与漏极区可为P掺杂，并且通道区可为N掺杂或实质未经掺杂。在N通道晶体管中，源极区与漏极区可为N掺杂，并且通道区可为P掺杂或实质未经掺杂。
[0004]取决于栅极电极与源极区之间施加的栅极电压，场效晶体管可在接通状态(其中源极区与漏极区之间有较高电导)与断开状态(其中源极区与漏极区之间有较低电导)之间进行切换。通道区处于场效晶体管的接通状态(ON
‑
state)时的电导还可取决于通道区中的掺质浓度、通道区中的电荷载子迁移率、通道区在晶体管的宽度方向的延展、及取决于源极区与漏极区之间的距离，其通常称为“通道长度”。
[0005]为了增加通道区在晶体管的接通状态时的电导，已提出通过修改半导体材料的晶格结构来提升通道区中的电荷载子迁移率。这可通过在通道区中产生拉伸或压缩应力来完成。通道区中的压缩应力可产生压缩应变，其中通道区中半导体材料的晶格变形，使得空穴(holes)的迁移率提升，导致P通道晶体管的通道区的导电性增加。反言之，通道区中的拉伸应力可产生拉伸应变，其中通道区中半导体材料的晶格变形，使得电子迁移率增加，其可提升N通道晶体管的通道区的导电性。
[0006]为了在场效晶体管的通道区中提供应力，已提出形成包括半导体材料的应力产生区，该半导体材料与相邻通道区的硅(举例如硅锗及/或碳化硅)具有不同晶格常数。用于产生应力的其它技术包括在晶体管的通道区提供与硅具有不同晶格常数的半导体材料。另外及/或替代地，可在晶体管上方形成一层受应力的电性绝缘材料，例如受应力氮化硅，并且可进行应力记忆技术，其中硅系通过离子布植来非晶化，并且在有该层受应力的电性绝缘材料的存在下重新结晶化。
[0007]可使用的进一步技术包括受应变的绝缘体上硅技术。在受应变的绝缘体上硅技术中，可在硅晶圆上方提供硅锗层，并且可在硅锗层上方形成一层实质纯硅。由于实质纯硅与
硅锗有不同的晶格常数，可在该层实质纯硅获得应变。之后，可使用离子布植、晶圆接合及切分(splitting)等技术，将该层受应变实质纯硅移送至支撑晶圆。一层二氧化硅可设于该层受应变实质纯硅与支撑晶圆之间，以致获得绝缘体上硅结构。可通过蚀刻程序，将硅锗的残余物从移送的该层受应变实质纯硅移除。移送的该层受应变实质纯硅可实质维持其应变。之后，可形成晶体管，其中晶体管的通道区可设于该层受应变实质纯硅中。
[0008]用于形成如上述场效晶体管的受应力通道区的技术会具有与其相关联的问题。用于形成受应力通道区的一些技术在根据先进技术节点于半导体制造技术中使用时，会在通道区中产生不足的应变。再者，受应变的绝缘体上硅技术仅可在各晶圆中提供一种应变类型(拉伸或压缩)，其最佳化程度可能小于互补式金属氧化物半导体(CMOS)技术，其中N通道晶体管与P通道晶体管两者都有运用到，如以上所述，N通道晶体管与P通道晶体管会因不同应变而受益。
[0009]本专利技术提供可有助于实质克服或至少降低一些或所有上述问题的技术。

技术实现思路

[0010]以下介绍本专利技术的简化概要，以便对本专利技术的一些态样有基本的了解。本概要并非本专利技术的详尽概述。用意不在于指认本专利技术的重要或关键要素，或叙述本专利技术的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。
[0011]本文中所揭示的一种说明性绝缘体上覆半导体晶圆包括支撑基材、位在该支撑基材上方的电性绝缘层、及位在该电性绝缘层上方的半导体层。该电性绝缘层包括压电(piezoelectric)材料。
[0012]本文中所揭示的说明性方法包括提供第一晶圆与第二晶圆。该第一晶圆上方形成电性绝缘层。该电性绝缘层包括适用于形成压电材料的一层材料。离子被植入该电性绝缘层下面该第一晶圆的一部分。该离子布植界定该第一晶圆的切分位置。该第一晶圆接合至该第二晶圆，其中该电性绝缘层配置于该第一晶圆与该第二晶圆之间。于该第一晶圆的该切分位置切分该第一晶圆。维持与该第二晶圆接合的该第一晶圆的半导体材料的一部分于该电性绝缘层的对立该第二晶圆的一侧提供半导体层。介于该半导体层与该第二晶圆之间的压电材料是以适用于形成该压电层的该材料的该层为基础所形成。
[0013]本文中所揭示的说明性半导体结构包括晶体管。该晶体管包括在支撑基材上方含有压电材料的电性绝缘层、位在该电性绝缘层上方的半导体层、位在该半导体层中的源极区、通道区与漏极区、位在该通道区上方的栅极结构、第一电极、以及第二电极。该第一电极与该第二电极设于该电性绝缘层的侧向对立侧。该第一电极及第二电极电性绝缘该半导体层，并且经组配用于对该电性绝缘层的该压电材料施加电压。该压电材料回应于对其施加的该电压而至少在该通道区中产生应变。
[0014]本文中所揭示的另一说明性方法包括：提供绝缘体上覆半导体晶圆。该绝缘体上覆半导体晶圆包括支撑基材、位在该支撑基材上方的电性绝缘层、及位在该电性绝缘层上方的半导体层。该电性绝缘层包括一层压电材料。形成包括第一沟槽与第二沟槽的沟槽隔离结构。形成介于该第一沟槽与该第二沟槽之间的栅极结构。将该电性绝缘层与该半导体层的第一部分与第二部分移除。该电性绝缘层与该半导体层的该等第一部分位于该第一沟槽与该栅极结构对立的一侧。该电性绝缘层与该半导体层的该等第一部分的移除形成第一
凹口。该电性绝缘层与该半导体层的该等第二部分位于该第二沟槽与该栅极结构对立的一侧。该电性绝缘层与该半导体层的该等第二部分的移除形成第二凹口。在该第一凹口中形成第一电极。在该第二凹口中形成第二电极。
[0015]本文中所揭示的再一说明性方法包括：提供包括晶体管的半导体结构。该晶体管包括在支撑基材上方含有压电材料的电性绝缘层、位在该电性绝缘层上方的半导体层、位在该半导体层中的源极区、通道区与漏极区、位在该通道区上方的栅极结构、第一电极、以及第二电极。该第一电极与第二电极设于该电性绝缘层的侧向对立侧，并且与该半导体层电性绝缘。该方法更包括在该第一电极与该第二电极之间施加电压。该压电材料回应于该电压而至少在该通道区中产生应变。该通道区中的该应变修改该通道区中的电荷载子迁移率。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝缘体上覆半导体晶圆，其包含：支撑基材；位在该支撑基材上方的电性绝缘层，其中，该电性绝缘层包含：具有上表面的第一缓冲层；实质包覆该第一缓冲层的整个该上表面的压电层；位在该压电层上的第二缓冲层；以及位在该电性绝缘层的上表面上方的半导体层，其中，该压电层是介于该第一缓冲层与该第二缓冲层之间，且栅极结构的侧壁间隔物与通道区直接接触。2.如权利要求1所述的绝缘体上覆半导体晶圆，其中，适用于该压电层的材料为铁电材料。3.如权利要求2所述的绝缘体上覆半导体晶圆，其中，该支撑基材包含具有主面的半导体支撑晶圆，该电性绝缘层与该半导体层实质设于整个该主面上方。4.如权利要求2所述的绝缘体上覆半导体晶圆，其中，该铁电材料包含下列的至少一者：锆钛酸铅、掺杂镧的锆钛酸铅、及包含铪与锆其中至少一者的氧化物。5.如权利要求4所述的绝缘体上覆半导体晶圆，其中，该铁电材料包含掺杂硅的二氧化铪。6.一种用于形成半导体结构的方法，该方法包含：提供第一晶圆与第二晶圆；在该第一晶圆上方形成电性绝缘层，该电性绝缘层包含适用于形成压电层的一层材料，其中，该电性绝缘层的该形成包含形成介于该第一晶圆与适用于形成该压电层的该材料的该层之间的第一缓冲层、以及位于该电性绝缘层的对立该第一晶圆的一侧的第二缓冲层，其中，该第一缓冲层具有上表面，且该压电层实质包覆该第一缓冲层的整个该上表面；通过该电性绝缘层将离子植入位于该电性绝缘层下面的该第一晶圆的一部分，该离子布植界定该第一晶圆的切分部分；将该第一晶圆接合至该第二晶圆，其中，该电性绝缘层配置于该第一晶圆与该第二晶圆之间；以及于该第一晶圆的该切分部分处切分该第一晶圆，维持接合至该第二晶圆的该第一晶圆的半导体材料的一部分于该电性绝缘层的上表面上方提供半导体层；其中，介于该半导体层与该第二晶圆之间的压电材料是以适用于形成该压电层的该材料的该层为基础所形成，该压电层是介于该第一缓冲层与该第二缓冲层之间，以及其中，栅极结构的侧壁间隔物与通道区直接接触。7.如权利要求6所述的方法，其中，适用于形成该压电层的该材料是适用于形成铁电层的材料，该压电层为该铁电层。8.如权利要求7所述的方法，其中，适用于形成该铁电层的该材料包括含有铪与锆其中至少一者的实质非晶氧化物。9.如权利要求8所述的方法，更包含：在适用于形成该铁电层的该材料的该层上方形成覆盖层；在有该覆盖层的存在下退火该第一晶圆，其中，获得包含铪的该氧化物的结晶作用，该
结晶化的铪氧化物具有铁电性；以及移除该覆盖层；其中，该覆盖层的该形成、该第一晶圆的该退火、及该覆盖层的该移除是于该第一晶圆与该第二晶圆的该接合之前进行。10.如权利要求9所述的方法，其中，适用于形成该铁电层的该材料包含掺杂硅的二氧化铪。11.如权利要求6所述的方法，其中，适用于形成该铁电层的该材料包含下列的至少一者：锆钛酸铅及掺杂镧的锆钛酸铅。12.一种包含晶体管的半导体结构，该晶体管包含：于支撑基材上方的电性绝缘层，其中，该电性绝缘层包含：具有上表面且位在该支撑基材上的第一缓冲层；实质包覆该第一缓冲层的整个该上表面的压电层；以及位在该压电层上的第二缓冲层，其中，该压电层是介于该第一缓冲层与该第二缓冲层之间；位在该电性绝缘层的上表面上方的半导体层；位在该半导体层中的源极区、通道区与漏极区；位在该通道区上方的栅极结构；以及位于该电性绝缘层的侧向对立侧的第一电极与第二电极，该第一电极和第二电极电性绝缘该半导体层并且经组配用于对该电性绝缘层的该压电层施加电压，其中，该压电层回应于对其施加的该电压而至少在该...

【专利技术属性】
技术研发人员：史帝芬，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：