半导体结构的制作方法及半导体结构技术

本公开提供一种半导体结构的制作方法及半导体结构，所述半导体结构的制作方法包括：提供衬底；在衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对有源区进行第一离子掺杂形成第一离子掺杂区；在有源区中形成字线沟槽；进行第二离子掺杂形成第二离子掺杂区，第二离子掺杂的掺杂离子的电负性高于衬底材料的电负性；在形成第二离子掺杂区后的字线沟槽内形成字线结构，部分第二离子掺杂区位于第一离子掺杂区和字线结构之间。在形成字线结构之前，形成第二离子掺杂区，第二离子掺杂区的掺杂离子的电负性较高，从而增大第一离子掺杂区和字线结构之间的电阻，有效解决漏电问题，提高半导体结构的质量和性能。高半导体结构的质量和性能。高半导体结构的质量和性能。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]随着存储设备技术的逐渐发展，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)以其较高的密度、以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器一般设置有衬底和设置于衬底上的介质层，衬底上设置有核心区和设置在核心区周围的外围区，核心区和外围区均设有埋入式字线，埋入式字线可以在一定程度上降低短沟道效应从而减少器件中段漏电现象。
[0003]然而，在上述的DRAM的制造工艺中，随着关键尺寸的缩小，对字线的制造要求越来越高，导致埋入式字线易出现GIDL(gate induce gate leakage，栅诱导漏极泄漏电流)问题，影响产品质量和性能。

技术实现思路

[0004]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本公开提供一种半导体结构的制作方法及半导体结构。/>[0006]本公本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：提供衬底；在所述衬底上形成多个浅沟槽隔离结构，以定义出有源区，并对所述有源区进行第一离子掺杂形成第一离子掺杂区；在所述有源区中形成字线沟槽；进行第二离子掺杂形成第二离子掺杂区，其中，所述第二离子掺杂的掺杂离子的电负性高于所述衬底材料的电负性；在形成第二离子掺杂区后的字线沟槽内形成字线结构，部分所述第二离子掺杂区位于所述第一离子掺杂区和所述字线结构之间。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底的材料包括硅，所述第二离子掺杂的掺杂离子包括碳和/或锗。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，部分所述第二离子掺杂区位于所述第一离子掺杂区和所述字线结构之间，包括：所述字线结构的顶端低于所述第二离子掺杂区的顶端，所述第一离子掺杂区的底端高于所述第二离子掺杂区的底端。4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述第二离子掺杂区的顶端高于所述字线结构的顶端5nm～10nm，所述第二离子掺杂区的底端低于所述字线结构的顶端5nm～10nm，所述第二离子掺杂区的深度不低于15nm。5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二离子掺杂区包括所述字线沟槽的至少部分侧壁，所述进行第二离子掺杂形成第二离子掺杂区，包括：对所述字线沟槽的至少部分侧壁进行第二离子掺杂，其中，所述第二离子掺杂的掺杂离子的注入剂量为15E14每平方厘米～40E14每平方厘米，所述第二离子掺杂的掺杂离子的注入能量为5KeV～10KeV。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，对所述字线沟槽的至少部分侧壁进行第二离子掺杂后，所述半导体结构的制作方法还包括：在字线沟槽内形成栅氧绝缘层，所述栅氧绝缘层覆盖所述字线沟槽的槽壁面；所述在形成第二离子掺杂区后的字线沟槽内形成字线结构，包括：在所述栅氧绝缘层上形成金属保护层，所述金属保护层覆盖部分所述栅氧绝缘层，所述金属保护层的顶端低于所述栅氧绝缘层的顶端；在所述金属保护层围合形成的空间内填充栅极导电层，所述栅极导电层和所述金属保护层构成所述字线结构。7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述第二离子掺杂区还包括所述栅氧绝缘层的至少部分侧壁，所述在所述栅氧绝缘层上形成金属保护层之前，所述进行第二离子掺杂形成第二离子掺杂区还包括：对所述栅氧绝缘层的至少部分侧壁进行第二离子掺杂，其中，所述第二离子掺杂的掺杂离子的注入剂量为10E14每平方厘米～30E14每平方厘米，所述第二离子掺杂的掺杂离子的注入能量为5KeV～10KeV。8.根据权利要求1所述的半导体结构的制作方法，...

【专利技术属性】
技术研发人员：陆豪俊，洪海涵，张民慧，李涛，丁孟雅，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：