一种半导体器件、DRAM及其制造方法技术

本发明专利技术涉及一种半导体器件、DRAM及其制造方法，属于半导体技术领域，解决现有通孔双镶嵌刻蚀方案存在通孔倒角不均衡或者容易产生围栏的问题。器件包括：金属部件设置半导体衬底中；第一互连件设置在ILD层的第一开口中并与第一金属部件的顶面接触；第二互连件设置在ILD层的第二开口中，包括主体部和位于主体部下方的第一支部和第二支部，第一支部和第二支部分别与第二金属部件和第三金属部件的顶面接触，第一支部的宽度、第二支部的宽度和介于第一支部和第二支部之间的ILD层的凸起部的宽度之和小于等于主体部的宽度，ILD层的凸起部具有圆倒角。空腔大幅度增大了沟槽刻蚀工艺窗口，使得倒角能够有效圆角化并能够提高器件的可靠性。可靠性。可靠性。

【技术实现步骤摘要】
一种半导体器件、DRAM及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件、DRAM及其制造方法。

技术介绍

[0002]存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，诸如互连件的半导体器件是制造这些RAM的关键部件。
[0003]在沟槽刻蚀时，通孔内填充物会被刻蚀。同时沟槽刻蚀时，ILD(interlevel dielectric，又称层间电介质)的氧化物或SiCOH等一般用低选择性刻蚀使之最小化，但这种刻蚀方式的工艺窗口比较小。改变第一沟槽金属硬掩模等使用的构造及其刻蚀方案的成本高。
[0004]旋涂硬掩模SOH(Spin
‑
on Hard Mask)和旋涂碳SOC(Spin on Carbon)等有机材料被填充在通孔中。在通孔双镶嵌刻蚀方案的情况下，沟槽刻蚀时，很难控制通孔围栏和倒角，所以通孔倒角不均衡或者容易产生围栏，因此这种轮廓会降低良率或影响器件的可靠性。

技术实现思路

[0005]鉴于上述的分析，本专利技术实施例旨在提供一种半导体器件、DRAM及其制造方法，用以解决现有通孔双镶嵌刻蚀方案存在通孔倒角不均衡或者容易产生围栏的问题。
[0006]一方面，本专利技术实施例提供了一种半导体器件，包括：金属部件，设置半导体衬底中并且所述金属部件的顶面与所述半导体衬底的顶面齐平，包括第一金属部件、第二金属部件和第三金属部件；第一互连件，设置在ILD层的第一开口中并与所述第一金属部件的顶面接触，其中，所述第一互连件包括上部连接件、下部连接件和介于所述下部连接件和所述上部连接件之间的中间连接件，所述上部连接件具有第二宽度，所述下部连接件具有第一宽度，以及所述中间连接件的宽度自下而上从所述第一宽度逐渐增大至所述第二宽度；第二互连件，设置在所述ILD层的第二开口中，包括主体部和位于所述主体部下方的第一支部和第二支部，所述第一支部和第二支部分别与所述第二金属部件和所述第三金属部件的顶面接触，其中，所述第一支部的宽度、所述第二支部的宽度和介于所述第一支部和所述第二支部之间的所述ILD层的凸起部的宽度之和为第三宽度，所述第三宽度小于等于所述主体部的宽度，所述第一支部和所述第二支部的宽度均为所述第一宽度，所述ILD层的凸起部具有圆倒角。
[0007]上述技术方案的有益效果如下：根据本专利技术实施例的半导体器件中，互连件的上部主体部的宽度大于等于第一支部的宽度、第二支部的宽度和介于第一支部和第二支部之间的ILD层的凸起部的宽度之和，大幅度增大了沟槽刻蚀工艺窗口，使得倒角能够有效圆角化并能够提高器件的可靠性。
[0008]基于上述器件的进一步改进，所述主体部包括上主体部、下主体部和介于所述上
主体部和所述下主体部之间的中间主体部，其中，所述下主体部的宽度等于所述第三宽度，所述上主体部的宽度大于所述第三宽度，所述中间主体部的宽度自下而上从所述第三宽度逐渐增大至所述上主体部的宽度。
[0009]基于上述器件的进一步改进，所述第一开口包括上部开口和第一下部开口，所述上部开口的宽度大于所述第一下部开口的宽度，其中，所述第一开口和所述第二开口之间的界面处具有圆倒角。
[0010]基于上述器件的进一步改进，所述第二开口包括第二下部开口、第三下部开口和空腔，其中，所述空腔位于所述第二下部开口、所述ILD层的凸起部和所述第三下部开口上方并与所述第二下部开口和所述第三下部开口联通，其中，所述空腔的相对侧壁与所述第二下部开口和所述第三下部开口之间的界面处具有圆倒角。
[0011]基于上述器件的进一步改进，半导体器件还包括第四金属部件，位于所述第一互连件和所述第二互连件之间，其宽度为所述第一宽度，其底面与所述ILD层接触。
[0012]基于上述器件的进一步改进，所述第一互连件、所述第四金属部件和所述第二互连件包括：金属阻挡层和位于所述金属阻挡层上方的铜层，其中，所述金属阻挡层的材料包括TaN或TiN。
[0013]基于上述器件的进一步改进，所述第一互连件、所述第四金属部件和所述第二互连件的顶面与所述ILD层的顶面齐平，所述ILD层的材料包括SiOF、TEOS、SiCOH的氧化物或其多层的组合。
[0014]另一方面，本专利技术实施例提供了一种DRAM，包括根据以上实施例所述的半导体器件。
[0015]又一方面，本专利技术实施例提供了一种半导体器件的制造方法，包括：提供半导体衬底，其中，所述半导体衬底包括金属部件；在所述半导体衬底上方顺序形成扩散阻挡层、ILD层和覆盖硬掩模层；对所述覆盖硬掩模层和所述ILD层进行刻蚀以形成与所述金属部件相对应的多个下部开口；在所述多个下部开口上方顺序形成有机硬掩模层、顶部掩模层、光刻掩模层图案；以所述光刻掩模层图案为掩模，经由所述顶部掩模层和所述有机硬掩模层将所述光刻掩模层图案转移至所述覆盖硬掩模层与所述ILD层以形成覆盖硬掩模层图案和ILD层图案，同时去除所述有机硬掩模层的位于所述多个下部开口中的部分以形成多个开口，所述开口中包括开口围栏；对所述多个开口进行刻蚀以去除开口围栏并形成圆倒角；去除所述覆盖硬掩模层图案并去除所述多个下部开口中部分ILD层和下方的部分扩散阻挡层以暴露所述金属部件；以及在所述多个开口形成金属材料以形成金属连接件。
[0016]基于上述方法的进一步改进，所述金属部件包括第一金属部件、第二金属部件和第三金属部件，所述金属部件的宽度大于所述多个下部开口的宽度，其中，对所述覆盖硬掩模层和所述ILD层进行刻蚀以形成与所述金属部件垂直对准的多个下部开口进一步包括：对所述覆盖硬掩模层和所述ILD层进行顺序刻蚀，以形成多个下部开口，其中，所述多个下部开口的底面与所述金属部件之间包括部分ILD层和扩散阻挡层，其中，所述多个下部开口包括分别与所述第一金属部件、所述第二金属部件和所述第三金属部件垂直对准的第一下部开口、第二下部开口和第三下部开口。
[0017]基于上述方法的进一步改进，在形成顶部掩模层之后，还包括：在所述顶部掩模层上方顺序形成抗反射层和光刻掩模层；以及对所述光刻掩模层进行光刻以形成所述光刻掩
模层图案和多个凹进，多个凹进包括第一凹进和第二凹进，其中，所述第一凹进与所述第一金属部件垂直对准；以及所述第二凹进与所述第二金属部件、所述第三金属部件和介于所述第二金属部件和所述第三金属部件之间的ILD层的凸出起垂直对准。
[0018]基于上述方法的进一步改进，以所述光刻掩模层图案为掩模，经由所述顶部掩模层和所述有机硬掩模层将所述光刻掩模层图案转移至所述覆盖硬掩模层与所述ILD层以形成覆盖硬掩模层图案和ILD层图案，同时去除所述有机硬掩模层的位于所述多个下部开口中的部分以形成多个开口进一步包括：以所述光刻掩模层图案为掩模，对所述顶部掩模层和所述有机硬掩模层进行刻蚀，以形成顶部掩模层图案和有机硬掩模层图案；以所述顶部掩模层图案和所述有机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：金属部件，设置半导体衬底中并且所述金属部件的顶面与所述半导体衬底的顶面齐平，包括第一金属部件、第二金属部件和第三金属部件；第一互连件，设置在ILD层的第一开口中并与所述第一金属部件的顶面接触，其中，所述第一互连件包括上部连接件、下部连接件和介于所述下部连接件和所述上部连接件之间的中间连接件，所述上部连接件具有第二宽度，所述下部连接件具有第一宽度，以及所述中间连接件的宽度自下而上从所述第一宽度逐渐增大至所述第二宽度；第二互连件，设置在所述ILD层的第二开口中，包括主体部和位于所述主体部下方的第一支部和第二支部，所述第一支部和第二支部分别与所述第二金属部件和所述第三金属部件的顶面接触，其中，所述第一支部的宽度、所述第二支部的宽度和介于所述第一支部和所述第二支部之间的所述ILD层的凸起部的宽度之和为第三宽度，所述第三宽度小于等于所述主体部的宽度，所述第一支部和所述第二支部的宽度均为所述第一宽度，所述ILD层的凸起部具有圆倒角。2.根据权利要求1所述的半导体器件，其特征在于，所述主体部包括上主体部、下主体部和介于所述上主体部和所述下主体部之间的中间主体部，其中，所述下主体部的宽度等于所述第三宽度，所述上主体部的宽度大于所述第三宽度，所述中间主体部的宽度自下而上从所述第三宽度逐渐增大至所述上主体部的宽度。3.根据权利要求1所述的半导体器件，其特征在于，所述第一开口包括上部开口和第一下部开口，所述上部开口的宽度大于所述第一下部开口的宽度，其中，所述第一开口和所述第二开口之间的界面处具有圆倒角。4.根据权利要求1所述的半导体器件，其特征在于，所述第二开口包括第二下部开口、第三下部开口和空腔，其中，所述空腔位于所述第二下部开口、所述ILD层的凸起部和所述第三下部开口上方并与所述第二下部开口和所述第三下部开口联通，其中，所述空腔的相对侧壁与所述第二下部开口和所述第三下部开口之间的界面处具有圆倒角。5.根据权利要求1所述的半导体器件，其特征在于，还包括第四金属部件，位于所述第一互连件和所述第二互连件之间，其宽度为所述第一宽度，其底面与所述ILD层接触。6.根据权利要求5所述的半导体器件，其特征在于，所述第一互连件、所述第四金属部件和所述第二互连件包括：金属阻挡层和位于所述金属阻挡层上方的铜层，其中，所述金属阻挡层的材料包括TaN或TiN。7.根据权利要求6所述的半导体器件，其特征在于，所述第一互连件、所述第四金属部件和所述第二互连件的顶面与所述ILD层的顶面齐平，所述ILD层的材料包括SiOF、TEOS、SiCOH的氧化物或其多层的组合。8.一种DRAM，其特征在于，包括根据上述权利要求1至7中的任一项所述的半导体器件。9.一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，其中，所述半导体衬底包括金属部件；在所述半导体衬底上方顺序形成扩散阻挡层、ILD层和覆盖硬掩模层；对所述覆盖硬掩模层和所述ILD层进行刻蚀以形成与所述金属部件相对应的多个下部开口；
在所述多个下部开口上方顺序形成有机硬掩模层、顶部掩模层、光刻掩模层图案；以所述光刻掩模层图案为掩模，经由所述顶部掩模层和所述有机硬掩模层将所述光刻掩模层图案转移至所述覆盖硬掩模层与所述ILD层以形成覆盖硬掩模层图案和ILD层图案，同时去除所述有机硬掩模层的位于所述多个下部开口中的部分以形成多个开口，所述开口中包括开口围栏；对所述多个开口进行刻蚀以去除开口围栏并形成圆倒角；去除所述覆盖硬掩模层图案并去除所述多个下部开口中部分ILD层和下方的部分扩散阻挡层以暴露所述金属部件；以及在所述多个开口形成金属材料以形成金属连接件。10.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述金...

【专利技术属性】
技术研发人员：金一球，周娜，李俊杰，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：