一种国产处理器的高速脉冲采集模块的设计与实现制造技术

本发明专利技术提供的一种基于SPARC架构国产处理器的高速脉冲采集模块的工作模式可分为三类：计数模式、编码器模式、测量模式；计数模式可分为连续计数、单次计数、周期计数，编码器模式可分为编码器X1、编码器X2、编码器X4，测量模式可分为频率测量模式、旋转速度测量模式、周期时间测量模式，本发明专利技术采用国产SPARC V8架构处理器，关键部件也是采用国产器件，可实现自主可控，脉冲输入信号可实现5V、24V可切换可配置，可以根据客户的需求进行选择，不仅能够降低成本同时能够提高高速脉冲采集模块的可利用性，通过EtherCAT总线通信的高速脉冲采集模块可实现与主站通讯，接收主站的配置和指令，适用于低延时、高响应需求的应用场景。高响应需求的应用场景。

【技术实现步骤摘要】
一种国产处理器的高速脉冲采集模块的设计与实现


[0001]本专利技术涉及工业自动化领域，特别是涉及一种基于SPARC架构国产处理器的高速脉冲采集卡。

技术介绍

[0002]随着工业自动化技术的迅猛发展，高速脉冲采集卡作为一种PLC从站模块，应用场景的复杂多样也对高速脉冲采集卡的稳定性、精度以及工作模式提出了要求，传统的高速脉冲采集卡一般采用分立元件，精度和稳定性较低，还存在通道数较少、工作模式单一、脉冲输入信号类型单一、实时性低、自主可控性差等问题，面对高实时性、高精度、多路通道、工作模式多样、脉冲输入信号多样以及对自主可控有要求的工程应用场景，传统的高速脉冲采集卡已经不再适用。因此，提出一种实现国产化同时又能满足多样需求的高速脉冲采集卡具有重要意义。

技术实现思路

[0003]为解决上述技术问题，本专利技术提供一种基于SPARC架构国产处理器的高速脉冲采集卡，其包括硬件方案设计和嵌入式微控制器软件程序，硬件包括主控制器、FPGA、EtherCAT从站控制器、EEPROM、耦合隔离元件、外围电路、输入脉冲处理电路，所述软件程序包括主控制器程序、FPGA程序。
[0004]本专利技术的一种基于SPARC架构国产处理器的高速脉冲采集卡的工作模式可分为三类：计数模式、编码器模式、测量模式；计数模式可分为连续计数、单次计数、周期计数，计数模式可实现6路计数；编码器模式可分为编码器X1、编码器X2、编码器X4，编码器模式可实现4路编码器；测量模式可分为频率测量模式、旋转速度测量模式、周期时间测量模式，测量模式可实现12路测量；多种工作模式和多路通道可以扩大适用范围和应用场景，能够提高模块利用率和降低成本投入。
[0005]本专利技术的一种基于SPARC架构国产处理器的高速脉冲采集卡采用国产SPARC V8架构处理器，关键部件也是采用国产器件，可实现自主可控，同时也响应了国产化的需求。
[0006]本专利技术的一种基于SPARC架构国产处理器的高速脉冲采集卡的脉冲输入信号可实现5V、24V切换，传统的高速脉冲采集卡一般只有24V输入脉冲信号，或者是5V输入脉冲信号，本专利技术提出的高速脉冲采集卡可将两种脉冲输入信号实现可切换可配置，可以根据客户的要求进行选择，不仅能够降低成本同时能够提高高速脉冲采集卡的可利用性。
[0007]本专利技术的一种基于SPARC架构国产处理器的高速脉冲采集卡通过EtherCAT总线与主站通讯，接收主站的配置和指令，EtherCAT具有高实时性、配置简单、拓扑结构灵活等优势，所以通过EtherCAT总线通信的高速脉冲采集卡可以适用于低延时、高响应需求的应用场景。
附图说明
[0008]图1示出了本专利技术实施例高速脉冲采集卡的硬件结构框图。
[0009]图2示出了本专利技术实施例高速脉冲采集卡的软件功能组成图。
[0010]图3示出了本专利技术实施例高速脉冲采集卡的内部接口关系图。
[0011]图4示出了本专利技术实施例高速脉冲采集卡的计数器模式。
[0012]图5示出了本专利技术实施例高速脉冲采集卡的向上单次计数模式。
[0013]图6示出了本专利技术实施例高速脉冲采集卡的连续计数模式。
[0014]图7示出了本专利技术实施例高速脉冲采集卡的周期计数模式。
[0015]图8示出了本专利技术实施例高速脉冲采集卡的编码器工作模式。
具体实施方式
[0016]为了更清楚地表达本专利技术的目的、技术方案和优点，以下结合具体实施例，并参照附图，对本专利技术做出进一步说明。
[0017]高速脉冲采集卡的硬件结构框图请参阅图1所示，高速脉冲采集卡共有4个计数器，每个计数器3路脉冲信号（A、B、Z），4个计数器共12路脉冲输入(A1+~Z4
‑
)，每个计数器2路输出，共8路DO输出（DO0~DO7）；FPGA芯片负责处理高速采集的脉冲信号；光耦隔离器实现系统侧与现场侧的电气隔离，提升采集卡的抗干扰能力和稳定性；国产CPU处理器32位芯片，通过外设总线与FPGA通信，获取输入的脉冲信息并将脉冲信息通过EtherCAT协议传给主站，EEPROM用于存储从站控制器的版本信息和配置信息；POWER用于给采集卡供电，用于DO输出。
[0018]高速脉冲采集卡的软件功能组成图请参阅图2所示，高速脉冲采集卡的软件总分为4大组成部分：子功能、EtherCAT通信、SOC驱动、FPGA通信，子功能包括连续计数、单次计数、周期计数、频率测量、旋转速度测量、周期时间测量以及DO输出，EtherCAT通信包括数据的上传和下载，将信号采集值以及故障诊断信息上传给主站，将通道的启停命令以及通道的配置信息通过CoE命令下发给从站；SOC驱动包括定时器、FPGA驱动以及面板的LED状态灯处理，FPGA通信包括命令解析和结果传输，FPGA将输入的脉冲信号进行计数，然后通过实时总线将计数结果反馈给从站的主控制器。
[0019]高速脉冲采集卡的内部接口关系图请参阅图3所示，高速脉冲采集卡的各通道可以通过上位机软件上位机软件进行参数配置和指令下发，上位机软件上可以进行选择的工作模式分为六种，其中计数模式又分为普通计数和编码器模式，下装工程分为清除计数和不清楚计数，报警模式分为不报警、高于上限报警、低于下限报警三种，这些参数是可以在上位机软件中对脉冲采集卡的通道进行独立选择的，并且计数和测量的结果会在上位机上位机软件的在线值上显示出来，FPGA的计数功能主要是处理脉冲输入信号，并将解析后的结果传给MCU，MUC部分和FPGA部分构成了高速脉冲采集卡的主要功能模块，主站与上位机软件上位机软件通过实时总线进行通信，MCU将通道计数值以及故障诊断信号上传给主站，主站将上位机对通道的控制命令和参数配置信息下发给MCU。
[0020]高速脉冲采集卡的计数器模式请参阅图4所示，A端输入脉冲信号，允许输入信号频率范围为1Hz~500KHz，B端输入方向信号。计数器在A端信号上升沿到来时开始计数，计数方向取决于B端信号，B端信号为低电平，加法计数；B端信号为高电平，减法计数。
[0021]高速脉冲采集卡的向上单次计数模式请参阅图5所示，单次计数模式是计数器模式的一个子类型，也可分为向上计数和向下计数，计数方向取决于B端信号，向上计数时，计数器从0开始，向上增加，直到设定的计数值上限
‑
1，在收到一个脉冲，计数器返回至0并冻结，不管后续收到多少的脉冲也不会计数，向下计数时，从起始值开始向下计数，直到计数值为0，再多收到一个脉冲，计数器返回至起始值并冻结。
[0022]高速脉冲采集卡的连续计数模式请参阅图6所示，连续计数模式是计数器模式的一个子类型，也可分为向上计数和向下计数，计数方向取决于B端信号，向上计数时，计数器从0开始到达计数上限，再多收到一个脉冲后翻转至计数下限重新开始向上计数，向下计数时，计数器从初始值向下计数到计数下限，再多收到一个脉冲后翻转至计数上限重新开始向下计数，这就是连续计数模式。
[0023]高速脉冲采集卡的周期计数模式请参阅图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，包括硬件电路方案设计和微控制器上实现的软件程序，硬件包括主控制器、FPGA、EtherCAT从站控制器、EEPROM、耦合隔离元件、电源、输入脉冲处理电路，所述软件程序包括主控制器程序、FPGA程序。2.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，可以实现输入脉冲信号类型5V、24V可切换可配置。3.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，工作模式主要分为三大类：计数模式、测量模式、编码器模式。4.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，计数模式可分为连续计数、单次计数、周期计数。5.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，测量模式可分为频率测量、旋转速度测量、周期时间测量。6.一种基于SPARC架构国产处理器的高速脉冲采集模块，其特征在于，编码器模式可分为编码器X1、编码器X2、编...

【专利技术属性】
技术研发人员：赵德政，宋黎定，郭佳，曹蓉，韩宝林，林浩，张彪，陈海，南扬，
申请(专利权)人：中电智能科技有限公司，
类型：发明
国别省市：