一种应用于电源管理芯片的LDO电路制造技术

本实用新型专利技术属于集成电路领域，公开了一种应用于电源管理芯片的LDO电路，包括偏置电路、带隙基准电路和功率驱动电路；偏置电路与带隙基准电路和功率驱动电路均连接，带隙基准电路与功率驱动电路连接；偏置电路用于为带隙基准电路和功率驱动电路提供偏置电压和偏置电流；带隙基准电路用于产生温度系数低于预设值的基准电压，并发送至功率驱动电路；功率驱动电路用于根据基准电压，将输入的电源电压放大后输出。提供了一种结构简单的用于电源管理芯片内部电路工作的稳定电压源，并且由于整个电路支路较少，没有运放电路，功耗相对较低，进而可提升电源管理芯片的转换效率。提升电源管理芯片的转换效率。提升电源管理芯片的转换效率。

【技术实现步骤摘要】
一种应用于电源管理芯片的LDO电路


[0001]本技术属于集成电路领域，涉及一种应用于电源管理芯片的LDO电路。

技术介绍

[0002]便携式电子设备，尤其是可穿戴设备正在成为日常生活中不可或缺的一部分，这些设备让学习、工作、锻炼、旅行、交流和监控等事情变得非常方便。比如，在医疗应用中，可穿戴设备可用于监测心率、血压、血氧水平以及运动期间消耗的卡路里，以及进行睡眠跟踪等。为了提供更好的用户体验，高性能、小尺寸和低功耗是这些可穿戴设备的关键指标，而要满足这些指标通常需要在电路设计上进行一些权衡，例如，为满足特定的功耗目标，通常不得不增加设备的尺寸。
[0003]对电源管理芯片提出了更高的设计要求，同时，LDO(低压差线性稳压)电路则是电源管理芯片中重要的组成部分，为内部其它电路提供稳定的随输入电压、温度及负载变化相对稳定的电源电压。但是，目前的LDO电路通常结构复杂，导致其可靠性较低，且功耗相对较高，进而影响电源管理芯片的转换效率。

技术实现思路

[0004]本技术的目的在于克服上述现有技术的缺点，提供一种应用于电源管理芯片的LDO电路。
[0005]为达到上述目的，本技术采用以下技术方案予以实现：
[0006]一种应用于电源管理芯片的LDO电路，包括偏置电路、带隙基准电路和功率驱动电路；偏置电路与带隙基准电路和功率驱动电路均连接，带隙基准电路与功率驱动电路连接；
[0007]偏置电路用于为带隙基准电路和功率驱动电路提供偏置电压和偏置电流；带隙基准电路用于产生温度系数低于预设值的基准电压，并发送至功率驱动电路；功率驱动电路用于根据基准电压，将输入的电源电压放大后输出。
[0008]可选的，所述偏置电路包括第一电阻R1、第二电阻R2、第三电阻R3、齐纳二极管Z1、第一NPN型三极管Q1、第一n型MOS管MN1、第一p型MOS管MP1、第二p型MOS管MP2、第三p型MOS管MP3以及第四p型MOS管MP4；
[0009]第一NPN型三极Q1的基极与第一电阻R1的一端以及第一n型MOS管MN1的源极均连接，集电极与第二电阻R2的一端以及第一n型MOS管MN1的栅极均连接；第一n型MOS管MN1的漏极与第三p型MOS管MP3的漏极、第三p型MOS管MP3的栅极以及第四p型MOS管MP4的栅极均连接；第三p型MOS管MP3的源极与第一p型MOS管MP1的漏极、第一p型MOS管MP1的栅极以及第二p型MOS管MP2的栅极均连接；第二p型MOS管MP2的漏极接第四p型MOS管MP4的源极；第四p型MOS管MP4的漏极与第三电阻R3的一端连接，第三电阻R3的另一端与齐纳二极管Z1的负端连接；第一n型MOS管MN1的漏极以及第三p型MOS管MP3的源极与带隙基准电路连接，第四p型MOS管MP4的漏极与带隙基准电路和功率驱动电路连接。
[0010]可选的，所述齐纳二极管Z1的正端、第一电阻R1的另一端以及第一NPN型三极Q1的
发射极均接地；第二电阻R2的另一端、第一p型MOS管MP1的源极以及第二p型MOS管MP2的源极均连接电源。
[0011]可选的，所述带隙基准电路包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二NPN型三极管Q2、第三NPN型三极管Q3、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第八P型MOS管MP8、第九p型MOS管MP9、第十P型MOS管MP10、第十一P型MOS管MP11、第十二P型MOS管MP12、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第六N型MOS管MN6以及第七N型MOS管MN7；
[0012]第十P型MOS管MP10的栅极与第一n型MOS管MN1的漏极连接；第九p型MOS管MP9的栅极与第三P型MOS管MP3的源极连接；第四P型MOS管MP4的漏极与第二N型MOS管MN2的栅极、第三N型MOS管MN3的栅极以及第十一P型MOS管MP11的源极均连接；第二N型MOS管MN2的源极与第五P型MOS管MP5的源极和第六P型MOS管MP6的源极均连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接，栅极与第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极、第六P型MOS管MP6的栅极、第七P型MOS管MP7的漏极、第十二P型MOS管MP12的源极、第十一P型MOS管MP11的栅极以及第二NPN型三极管Q2的集电极均连接；第六P型MOS管MP6的漏极与第八P型MOS管MP8的源极连接；第八P型MOS管MP8的漏极与第三NPN型三极管Q3的集电极、第三N型MOS管MN3的栅极连接；第二NPN型三极管Q2的发射极与第四电阻R4的一端连接，基极与第三NPN型三极管Q3的基极、第十二P型MOS管MP12的漏端、第六电阻R6的一端以及第七电阻R7的一端均连接；第九p型MOS管MP9的漏极与第十P型MOS管MP10的源极连接；第十P型MOS管MP10的漏极与第四N型MOS管MN4的漏极、第四N型MOS管MN4的栅极以及第五N型MOS管MN5的栅极均连接；第四N型MOS管MN4的源极与第六N型MOS管MN6的漏极、第六N型MOS管MN6的栅极以及第七N型MOS管MN7的栅极均连接；第七N型MOS管MN7的漏极与第五N型MOS管MN5的源极连接；第五N型MOS管MN5的漏极与第十一P型MOS管MP11的漏极以及第十二P型MOS管MP12的栅极连接；第四电阻R4的另一端与第五电阻R5的一端以及第三NPN型三极管Q3的发射极均连接；第三N型MOS管MN3的源极与第七电阻R7的另一端以及功率驱动电路均连接。
[0013]可选的，所述第二N型MOS管MN2的漏极连接电源，第九p型MOS管MP9的源极连接电源，第六N型MOS管MN6的源极接地；第七N型MOS管MN7的源极接地，第五电阻R5的另一端接地；第六电阻R6的另一端接地。
[0014]可选的，所述功率驱动电路包括第八N型MOS管MN8和第四NPN型三极管Q4；
[0015]第四NPN型三极管Q4的基极与第三N型MOS管MN3的源极连接，集电极与第八N型MOS管MN8的源极连接，发射极用于输出电压；第八N型MOS管MN8的栅极与第四P型MOS管MP4的漏极连接。
[0016]可选的，所述第八N型MOS管MN8的漏极连接电源。
[0017]可选的，所述第三P型MOS管MP3、第四P型MOS管MP4、第七P型MOS管MP7、第八P型MOS管MP8、第二N型MOS管MN2、第三N型MOS管MN3、第八N型MOS管MN8、第四N型MOS管MN4、第五N型MOS管MN5、MN10、MN11、以及MN12均为LDMOS管。
[0018]与现有技术相比，本技术具有以下有益效果：
[0019]本技术，应用于电源管理芯片的LDO电路，通过偏置电路用于为带隙基准电路和功率驱动电路提供偏置电压和偏置电流；带隙基准电路用于产生温度系数低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于电源管理芯片的LDO电路，其特征在于，包括偏置电路、带隙基准电路和功率驱动电路；偏置电路与带隙基准电路和功率驱动电路均连接，带隙基准电路与功率驱动电路连接；偏置电路用于为带隙基准电路和功率驱动电路提供偏置电压和偏置电流；带隙基准电路用于产生温度系数低于预设值的基准电压，并发送至功率驱动电路；功率驱动电路用于根据基准电压，将输入的电源电压放大后输出。2.根据权利要求1所述的应用于电源管理芯片的LDO电路，其特征在于，所述偏置电路包括第一电阻R1、第二电阻R2、第三电阻R3、齐纳二极管Z1、第一NPN型三极管Q1、第一n型MOS管MN1、第一p型MOS管MP1、第二p型MOS管MP2、第三p型MOS管MP3以及第四p型MOS管MP4；第一NPN型三极Q1的基极与第一电阻R1的一端以及第一n型MOS管MN1的源极均连接，集电极与第二电阻R2的一端以及第一n型MOS管MN1的栅极均连接；第一n型MOS管MN1的漏极与第三p型MOS管MP3的漏极、第三p型MOS管MP3的栅极以及第四p型MOS管MP4的栅极均连接；第三p型MOS管MP3的源极与第一p型MOS管MP1的漏极、第一p型MOS管MP1的栅极以及第二p型MOS管MP2的栅极均连接；第二p型MOS管MP2的漏极接第四p型MOS管MP4的源极；第四p型MOS管MP4的漏极与第三电阻R3的一端连接，第三电阻R3的另一端与齐纳二极管Z1的负端连接；第一n型MOS管MN1的漏极以及第三p型MOS管MP3的源极与带隙基准电路连接，第四p型MOS管MP4的漏极与带隙基准电路和功率驱动电路连接。3.根据权利要求2所述的应用于电源管理芯片的LDO电路，其特征在于，所述齐纳二极管Z1的正端、第一电阻R1的另一端以及第一NPN型三极Q1的发射极均接地；第二电阻R2的另一端、第一p型MOS管MP1的源极以及第二p型MOS管MP2的源极均连接电源。4.根据权利要求2所述的应用于电源管理芯片的LDO电路，其特征在于，所述带隙基准电路包括第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二NPN型三极管Q2、第三NPN型三极管Q3、第五P型MOS管MP5、第六P型MOS管MP6、第七P型MOS管MP7、第八P型MOS管MP8、第九p型MOS管MP9、第十P型MOS管MP10、第十一P型MOS管MP11、第十二P型MOS管MP12、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4、第五N型MOS管MN5、第六N型MOS管MN6以及第七N型MOS管MN7；第十P型MOS管MP10的栅极与第一n型MOS管MN1的漏极连接；第九p型MOS管MP9的栅极与第三P型MOS管MP3的源极连接；第四P型MOS管MP4的漏极与第二N型MOS管MN2的栅极、第三N型MOS管MN3的栅极以及第十一P型MOS管MP11的源极均连接；第二N型MOS管...

【专利技术属性】
技术研发人员：陈婷，孙权，张龙，袁婷，刘海涛，
申请(专利权)人：西安航天民芯科技有限公司，
类型：新型
国别省市：