用于形成半导体图案结构的方法及半导体器件的加工方法技术

本公开提供了用于形成半导体图案结构的方法及半导体器件的加工方法，用于形成半导体图案结构的方法包括如下步骤。执行对准操作，以将具有第一预设图案的掩膜版与底部对准层对准，并获取对准参数。利用读取的偏移参数补正对准参数，以使掩膜版的对准位置发生偏移。控制光刻设备对光刻胶层进行光刻处理，以基于掩膜版图案化光刻胶层。最后以具有第一预设图案的光刻胶层作为掩模，然后控制刻蚀设备对介质层进行刻蚀，以在介质层上形成与底部对准层对准的半导体图案结构。本公开能够在光刻工艺中通过光刻掩膜版套刻补偿的方式修正在后刻蚀工艺中发生的半导体图案结构位置偏移问题，可明显提高半导体器件的良率。可明显提高半导体器件的良率。可明显提高半导体器件的良率。

【技术实现步骤摘要】
用于形成半导体图案结构的方法及半导体器件的加工方法


[0001]本公开涉及半导体器件加工
，更为具体来说，本公开能够提供用于形成半导体图案结构的方法及半导体器件的加工方法。

技术介绍

[0002]光刻与刻蚀工艺是用来制造半导体器件的基础工艺和核心工艺。光刻工艺利用掩膜版(Mask)上的几何图形，能通过光化学反应将相应的图案转移到覆盖于半导体晶片上的感光薄膜层(Photoresist，光刻胶)上。不过感光薄膜层上的图案并不是半导体器件的最终部分，只是最终电路图案的印模。刻蚀工艺用于将图案转移(Pattern Transfer)，从而在器件层上形成半导体图案结构。按照一般理论来说，只要在光刻胶层上设定位置对应地形成相应的图案，则在器件层上的期望位置得到需要的半导体图案结构。
[0003]但是在实际半导体器件加工的过程中发现：即使光刻胶层上的图案与对准层上的图形正对准(理论上套刻误差为零)，在器件层上刻蚀形成的半导体图案仍会出现偏离期望位置的问题。

技术实现思路

[0004]为解决在器件层上刻蚀形成的半导体图案会偏离期望位置的问题，本公开能够提供用于形成半导体图案结构的方法及半导体器件的加工方法，达到纠正器件层上刻蚀形成的半导体图案结构位置等至少一个技术目的。
[0005]为实现上述的技术目的，本公开提供了一种用于形成半导体图案结构的方法；该方法可包括但不限于如下的至少一个步骤。
[0006]首先，控制光刻设备执行对准操作，以将具有第一预设图案的掩膜版与底部对准层对准，并获取对准参数。接着可读取事先生成的偏移参数，利用偏移参数补正对准参数后控制光刻设备进行移动操作，以使掩膜版的对准位置发生偏移。其次，在发生偏移的掩膜版基础上，控制光刻设备对光刻胶层进行光刻处理，以基于掩膜版图案化光刻胶层。最后，以具有第一预设图案的光刻胶层作为掩模，并控制刻蚀设备对介质层进行刻蚀，以在介质层上形成与底部对准层对准的半导体图案结构。其中，光刻胶层可设置于介质层上；事先生成偏移参数的过程如下。设置光刻对准条件，并在对准后控制光刻设备进行光刻处理，以在第一预处理膜层上形成第二预设图案。以具有第二预设图案的第一预处理膜层作为掩模，控制刻蚀设备对第二预处理膜层进行刻蚀，以在第二预处理膜层上刻蚀出第二预设图案结构。再将第二预处理膜层上的第二预设图案结构位置与预设位置进行比较，并根据比较结果生成偏移参数。
[0007]为实现上述的技术目的，本公开还提供了一种半导体器件的加工方法，该加工方法可包括但不限于本公开任一实施例中的用于形成半导体图案结构的方法。
[0008]本公开的有益效果为：
[0009]本公开能够在光刻工艺中通过光刻掩膜版套刻补偿的方式修正在后刻蚀工艺中
发生的半导体图案结构位置偏移问题。例如对于晶圆边缘附近位置形成的半导体图案移位问题，本公开能够起到更好的效果，极大地提升了器件的电学性能。特别对于外围电路(Peripheral Circuit)，本公开可明显提高半导体器件的良率。
[0010]本公开能够在半导体器件层上的期望位置形成半导体图案结构，具有半导体图案结构位置可控、半导体器件加工可靠性高等突出优点。
[0011]本公开提供的技术方案显著提升了用于半导体器件加工的刻蚀工艺质量，有助于减少缺陷的产生，极大地提高了半导体器件产品良率。
附图说明
[0012]图1示出了本公开一个或多个实施例中的在划片道上设置多个对准标记的示意图。
[0013]图2示出了本公开一个或多个实施例中光刻后对准图形标记与底部对准层上的对准标记相对准的示意图。
[0014]图3示出了本公开一个或多个实施例中的被刻蚀膜层上不同位置的刻蚀速率不同产生的非垂直刻蚀路径的未对准状态示意图。
[0015]图4示出了本公开一个或多个实施例中的由于刻蚀速率不同产生的图案结构位置与预设位置处于不对准状态的示意图。
[0016]图5示出了本公开一个或多个实施例中的根据偏移参数使掩膜版的对准位置发生偏移光刻后的示意图。
[0017]图6示出了本公开一个或多个实施例中的基于图5偏移后的掩膜版形成的掩模进行刻蚀后形成的刻蚀路径的对准状态示意图。
[0018]图7示出了本公开一个或多个实施例中的基于图5偏移后的掩膜版形成的掩模在被刻蚀膜层上形成与底部对准层相对准的半导体图案结构的示意图。
具体实施方式
[0019]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0020]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0021]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0022]本公开能够提供一种用于形成半导体图案结构的方法，以在目标膜层(被刻蚀膜层)上形成与底部对准层对准的半导体图案结构。其中在底部对准层上设置有参考图案。
[0023]如图1、2所示，设置光刻对准条件。并在对准后控制光刻设备进行光刻处理，以在第一预处理膜层上形成第二预设图案。具体地，本公开设置光刻对准条件包括：利用图1中示出的晶圆的划片道(Scribe Lane)上的一个或多个对准标记(Align Mark)进行对准，其中划片道为晶圆上相邻不同芯片之间的间隔结构。可理解的是，本公开具体实施时可以提供半导体衬底，然后可在半导体衬底上方形成第二预处理膜层和第一预处理膜层，第一预处理膜层可形成于第二预处理膜层上。
[0024]如图3所示，以具有第二预设图案的第一预处理膜层作为掩模，控制刻蚀设备对第二预处理膜层进行刻蚀，以在第二预处理膜层上刻蚀出第二预设图案结构。由图示可理解：对晶圆上的某些位置(例如晶圆边缘附近位置)进行刻蚀时，刻蚀的路径有时候处于非垂直(Nonvertical)状态。非垂直的路径直接导致了半导体图案结构与底部对准层的非对准(Misalign)问题，使刻蚀工艺变得不可控，降低了半导体器件产品的良率。
[0025]如图4所示，在光刻工艺中完全对准的前提下，刻蚀得到的第二预设图案结构仍朝着某方向(图示为左偏下方向)偏移。这是刻蚀时对晶圆上不同位置的刻蚀速率不同以及晶圆表面的缺陷(如Edge Ring产生的斜坡)导致的，例如晶圆中央(Wafer Center)和晶圆边缘(Wafer Edge)的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成半导体图案结构的方法，其特征在于，包括：控制光刻设备执行对准操作，以将具有第一预设图案的掩膜版与底部对准层对准，并获取对准参数；读取事先生成的偏移参数；利用所述偏移参数补正所述对准参数后控制所述光刻设备进行移动操作，以使掩膜版的对准位置发生偏移；控制所述光刻设备对所述光刻胶层进行光刻处理，以基于所述掩膜版图案化所述光刻胶层；以具有第一预设图案的所述光刻胶层作为掩模，控制刻蚀设备对介质层进行刻蚀，以在介质层上形成与底部对准层对准的半导体图案结构。2.根据权利要求1所述的用于形成半导体图案结构的方法，其特征在于，通过如下方式生成所述偏移参数：设置光刻对准条件，并在对准后控制光刻设备进行光刻处理，以在第一预处理膜层上形成第二预设图案；以具有第二预设图案的所述第一预处理膜层作为掩模，控制刻蚀设备对第二预处理膜层进行刻蚀，以在所述第二预处理膜层上刻蚀出所述第二预设图案结构；将所述第二预处理膜层上的第二预设图案结构位置与预设位置进行比较以及根据比较结果生成所述偏移参数。3.根据权利要求2所述的用于形成半导体图案结构的方法，其特征在于，所述将所述第二预处理膜层上的第二预设图案结构位置与预设位置进行比较以及根据比较结果生成所述偏移参数包括：读取...

【专利技术属性】
技术研发人员：权炳仁，丁明正，刘强，贺晓彬，王桂磊，白国斌，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：