像素电路及显示面板制造技术

本申请公开了一种像素电路及显示面板，该像素电路包括驱动晶体管、写入晶体管、第一晶体管以及第二晶体管，通过第一晶体管在写入晶体管的每个工作周期前后分别切换至少一次开关状态，能够稳定驱动晶体管的一极电位，而驱动晶体管的另一极电位与驱动晶体管的一极电位联动，驱动晶体管的另一极电位也随之稳定。驱动晶体管的另一极电位也随之稳定。驱动晶体管的另一极电位也随之稳定。

【技术实现步骤摘要】
像素电路及显示面板


[0001]本申请涉及显示
，具体涉及一种像素电路及显示面板。

技术介绍

[0002]像素电路处于低频工作模式下且在一帧时间中，数据信号在对应晶体管的第一个工作周期可以写入到驱动晶体管的栅极，而在同一帧中后续的其他工作周期内数据信号仅可以写入到驱动晶体管除栅极外的一个极或者两个极，数据信号如此持续地写入，驱动晶体管的三端电压会发生变化，受迟滞特性的影响，驱动晶体管的阈值电压(Vth)会发生漂移(Shift)，最终表现为第一个工作周期内的发光亮度与同一帧中后续的其它工作周期内的发光亮度不一致，这种亮度差异会导致亮度出现规律变化，进而呈现出严重的闪烁(Flicker)。

技术实现思路

[0003]本申请提供一种像素电路及显示面板，以缓解低频工作模式下驱动晶体管的阈值电压漂移的技术问题。
[0004]第一方面，本申请提供一种像素电路，该像素电路包括驱动晶体管、写入晶体管、第一晶体管以及第二晶体管，写入晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个连接，写入晶体管的源极/漏极中的另一个与数据线连接，写入晶体管的栅极与第一走线连接；第一晶体管的源极/漏极中的一个与第二走线连接，第一晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个连接，第一晶体管的栅极与第三走线连接；第二晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接，第二晶体管的源极/漏极中的另一个与驱动晶体管的栅极连接，第二晶体管的栅极与第四走线连接；其中，在写入晶体管的每个工作周期前后，第一晶体管分别切换至少一次开关状态。
[0005]在其中一些实施方式中，在写入晶体管的每个工作周期前后，第二走线通过第一晶体管分别复位驱动晶体管的源极/漏极中的一个的电压。
[0006]在其中一些实施方式中，在写入晶体管的每个工作周期之前，驱动晶体管的源极/漏极中的一个的电压复位时长为第一复位时长；在写入晶体管的每个工作周期之后，驱动晶体管的源极/漏极中的一个的电压复位时长为第二复位时长；且第一复位时长等于第二复位时长。
[0007]在其中一些实施方式中，像素电路还包括第三晶体管和发光器件，第三晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个连接，第三晶体管的栅极与第五走线连接；发光器件的阳极与第三晶体管的源极/漏极中的另一个连接，发光器件的阴极与第六走线连接；其中，第三晶体管处于关闭状态时，第一晶体管在每个工作周期前后分别切换至少一次开关状态。
[0008]在其中一些实施方式中，第一走线用于传输第一控制信号，第三走线用于传输第三控制信号，第五走线用于传输第五控制信号；每个工作周期包括第一控制信号的至少一
个脉冲，在工作周期之前，第三控制信号的脉冲上升沿与第五控制信号的脉冲上升沿之间的时长为驱动晶体管的源极/漏极中的一个的第一电压复位时长；在工作周期之后，第三控制信号的脉冲下降沿与第五控制信号的脉冲下降沿之间的时长为驱动晶体管的源极/漏极中的一个的第二电压复位时长。
[0009]在其中一些实施方式中，第三控制信号的第一脉冲下降沿与第五控制信号的第一脉冲下降沿之间的时长、第三控制信号的第二脉冲下降沿与第五控制信号的第二脉冲下降沿之间的时长均为第二电压复位时长；其中，第二脉冲下降沿在时序上滞后于第一脉冲下降沿。
[0010]在其中一些实施方式中，第一电压复位时长等于第二电压复位时长。
[0011]在其中一些实施方式中，第一晶体管的沟道类型与第二晶体管的沟道类型不同，第三走线、第四走线为同一走线。
[0012]在其中一些实施方式中，第一晶体管、第二晶体管均为N沟道型薄膜晶体管，第三走线异于第四走线；第一走线用于传输第一控制信号，第三走线用于传输第七控制信号；在每个工作周期前后，第七控制信号分别具有至少一个正向脉冲。
[0013]在其中一些实施方式中，在每个工作周期之前，第七控制信号具有一个第一正向脉冲；在每个工作周期之后，第七控制信号具有一个第二正向脉冲；第一正向脉冲的持续时间等于第二正向脉冲的持续时间。
[0014]在其中一些实施方式中，在第三晶体管处于一个持续的关闭状态期间，第一晶体管在一个工作周期前后各打开至少一次。
[0015]在其中一些实施方式中，像素电路还包括第一初始化晶体管，第一初始化晶体管的源极/漏极中的一个与发光器件的阳极连接，第一初始化晶体管的源极/漏极中的另一个与第一初始线电性连接，第一初始化晶体管的栅极与第五走线或者第七走线连接。
[0016]在其中一些实施方式中，第三晶体管为P沟道型薄膜晶体管且第一初始化晶体管为N沟道型薄膜晶体管时，第一初始化晶体管的栅极与第五走线连接；或者，第三晶体管、第一初始化晶体管均为P沟道型薄膜晶体管时，第一初始化晶体管的栅极与第七走线连接，第七走线用于传输第八控制信号；第一走线用于传输第一控制信号，第一控制信号在时序上滞后于第八控制信号。
[0017]在其中一些实施方式中，第一走线用于传输第一控制信号，第四走线用于传输第四控制信号；第四控制信号的每个工作周期对应第一控制信号的至少一个工作周期。
[0018]在其中一些实施方式中，在一帧中，第一控制信号的第一个工作周期与第四控制信号的一个工作周期在时序上至少部分重叠；且第四控制信号在一帧中不包括其他工作周期。
[0019]在其中一些实施方式中，第四控制信号的一个工作周期的开始时间早于第一控制信号的第一个工作周期的开始时间，第四控制信号的一个工作周期的结束时间晚于第一控制信号的第一个工作周期的结束时间。
[0020]在其中一些实施方式中，第一晶体管为P沟道型薄膜晶体管；第三走线用于传输第十控制信号，在写入晶体管的每个工作周期之前，第十控制信号的电位依次为高电位、低电位以及高电位；在写入晶体管的每个工作周期之后，第十控制信号的电位依次为高电位、低电位以及高电位；且在写入晶体管的每个工作周期中，第十控制信号的电位保持为高电位。
[0021]在其中一些实施方式中，在写入晶体管的每个工作周期之前第十控制信号处于低电位的时间等于在写入晶体管的每个工作周期之后第十控制信号处于低电位的时间。
[0022]在其中一些实施方式中，第二晶体管为P沟道型薄膜晶体管；第一走线与第四走线连接。
[0023]在其中一些实施方式中，像素电路还包括第二初始化晶体管，第二初始化晶体管的源极/漏极中的一个与驱动晶体管的栅极连接，第二初始化晶体管的源极/漏极中的另一个与第二初始线连接，第二初始化晶体管T4的栅极与第一初始化晶体管的栅极连接；其中，第二初始化晶体管的沟道类型与第一初始化晶体管的沟道类型相同。
[0024]在其中一些实施方式中，第一初始化晶体管、第二初始化晶体管均为双栅型薄膜晶体管。
[0025]第二方面，本申请提供一种显示面板，该显示面板包括上述至少一实施方式中的像素电路，其中，第一走线用于传输第一控制信号，第四走线用于传输第四控制信号；随着显示面板的刷新频率的降低，第一控制信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动晶体管；写入晶体管，所述写入晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的一个连接，所述写入晶体管的源极/漏极中的另一个与数据线连接，所述写入晶体管的栅极与第一走线连接；第一晶体管，所述第一晶体管的源极/漏极中的一个与第二走线连接，所述第一晶体管的源极/漏极中的另一个与所述驱动晶体管的源极/漏极中的一个连接，所述第一晶体管的栅极与第三走线连接；以及第二晶体管，所述第二晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个连接，所述第二晶体管的源极/漏极中的另一个与所述驱动晶体管的栅极连接，所述第二晶体管的栅极与第四走线连接；其中，在所述写入晶体管的每个工作周期前后，所述第一晶体管分别切换至少一次开关状态。2.根据权利要求1所述的像素电路，其特征在于，在所述写入晶体管的每个工作周期前后，所述第二走线通过所述第一晶体管分别复位所述驱动晶体管的源极/漏极中的一个的电压。3.根据权利要求2所述的像素电路，其特征在于，在所述写入晶体管的每个工作周期之前，所述驱动晶体管的源极/漏极中的一个的电压复位时长为第一复位时长；在所述写入晶体管的每个工作周期之后，所述驱动晶体管的源极/漏极中的一个的电压复位时长为第二复位时长；且所述第一复位时长等于所述第二复位时长。4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第三晶体管，所述第三晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个连接，所述第三晶体管的栅极与第五走线连接；和发光器件，所述发光器件的阳极与所述第三晶体管的源极/漏极中的另一个连接，所述发光器件的阴极与第六走线连接；其中，所述第三晶体管处于关闭状态时，所述第一晶体管在每个所述工作周期前后分别切换至少一次开关状态。5.根据权利要求4所述的像素电路，其特征在于，所述第一走线用于传输第一控制信号，所述第三走线用于传输第三控制信号，所述第五走线用于传输第五控制信号；每个所述工作周期包括所述第一控制信号的至少一个脉冲，在所述工作周期之前，所述第三控制信号的脉冲上升沿与所述第五控制信号的脉冲上升沿之间的时长为所述驱动晶体管的源极/漏极中的一个的第一电压复位时长；在所述工作周期之后，所述第三控制信号的脉冲下降沿与所述第五控制信号的脉冲下降沿之间的时长为所述驱动晶体管的源极/漏极中的一个的第二电压复位时长。6.根据权利要求5所述的像素电路，其特征在于，所述第三控制信号的第一脉冲下降沿与所述第五控制信号的第一脉冲下降沿之间的时长、所述第三控制信号的第二脉冲下降沿与所述第五控制信号的第二脉冲下降沿之间的时长均为所述第二电压复位时长；其中，所述第二脉冲下降沿在时序上滞后于所述第一脉冲下降沿。7.根据权利要求6所述的像素电路，其特征在于，所述第一电压复位时长等于所述第二
电压复位时长。8.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的沟道类型与所述第二晶体管的沟道类型不同，所述第三走线、所述第四走线为同一走线。9.根据权利要求4所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管均为N沟道型薄膜晶体管，所述第三走线异于所述第四走线；所述第一走线用于传输第一控制信号，所述第三走线用于传输第七控制信号；在每个所述工作周期前后，所述第七控制信号分别具有至少一个正向脉冲。10.根据权利要求9所述的像素电路，其特征在于，在每个所述工作周期之前，所述第七控制信号具有一个第一正向脉冲；在每个所述工作周期之后，所述第七控...

【专利技术属性】
技术研发人员：张淑媛，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：