用于零边界显示器的混合架构制造技术

本发明专利技术涉及用于零边界显示器的混合架构。本发明专利技术描述了操作显示面板的混合架构和方法。在一个实施方案中，将行驱动器功能和像素驱动器功能结合在一组主干混合像素驱动器芯片中，其中全局信号线被分布到主干混合像素驱动器芯片中，在该主干混合像素驱动器芯片中全局信号被操控并被分布到一行像素驱动器芯片。号被操控并被分布到一行像素驱动器芯片。号被操控并被分布到一行像素驱动器芯片。

【技术实现步骤摘要】
用于零边界显示器的混合架构
[0001]分案说明
[0002]本申请是于2019年05月23日提交的申请号为201910434000.5、名称为“用于零边界显示器的混合架构”的中国专利技术专利申请的分案申请。
[0003]相关专利申请
[0004]本专利申请要求于2018年6月18日提交的美国临时申请No.62/686,297的优先权，该申请以引用方式并入本文。


[0005]本文所述的实施方案涉及显示系统，更具体地，涉及无源矩阵显示器和操作方法。

技术介绍

[0006]显示面板用于各种不同的电子设备中。常见的显示面板类型包括有源矩阵显示面板和无源矩阵显示面板，在有源矩阵显示面板中，每个像素元件例如发光二极管(LED)可被单独驱动以显示数据帧，在无源矩阵显示面板中，可在数据帧中驱动像素元件的行和列。已提出用于制造平铺式显示器的有源矩阵和无源矩阵两者，其中显示面板尺寸大于对基板施加的限制和设备尺寸限制。

技术实现思路

[0007]本专利技术描述了混合架构显示面板和操作方法。在一个实施方案中，显示面板包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示面板，包括：显示基板，包括像素驱动器芯片阵列和多个列的主干混合像素驱动器芯片；其中每个像素驱动器芯片和每个主干混合像素驱动器芯片连接到发光二极管(LED)的对应矩阵，并且每个主干混合像素驱动器芯片连接到所述像素驱动器芯片阵列内的像素驱动器芯片的对应行；相位分离的全局发射时钟线的总线列，连接到主干混合像素驱动器芯片列，其中所述全局发射时钟线的总线列包括：第一发射时钟线，连接到第一组的第一主干混合像素驱动器芯片以发送第一发射时钟相位信号；第二发射时钟线，连接到第二组的第二主干混合像素驱动器芯片以发送第二发射时钟相位信号；以及第三发射时钟线，连接到第三组的第三主干混合像素驱动器芯片以发送第三发射时钟相位信息。2.根据权利要求1所述的显示面板，还包括控制电路，所述控制电路与所述显示基板附接以提供所述第一发射时钟相位信号、所述第二发射时钟相位信号和所述第二发射时钟相位信号。3.根据权利要求2所述的显示面板，其中每个第一主干混合像素驱动器芯片包括与所述第一发射时钟信号线耦合的第一输入以及与对应的第一行功能信号线耦合的第一输出，以将经操控的发射时钟信号传输至像素驱动器芯片的所述对应行。4.根据权利要求3所述的显示面板，其中所述第一发射时钟线包括与所述第一组的第一主干像素驱动器芯片电连接的第一多条第一重复发射时钟线，使得所述第一发射时钟线以级联方式贯穿所述第一组的第一主干混合像素驱动器芯片，其中所述第一主干混合像素驱动器芯片从在前的第一主干混合像素驱动器芯片接收缓冲的第一重复发射时钟相位信号。5.根据权利要求4所述的显示面板，其中每个第一主干混合像素驱动器芯片包括第一重复发射时钟输出，以及从对应的所述第一重复发射时钟输出延伸的所述第一重复发射时钟线。6.根据权利要求4所述的显示面板，其中所述第一发射时钟线连接到用于像素驱动器芯片的对应行的单个第一主干混合像素驱动器芯片。7.根据权利要求4所述的显示面板，其中每个第一重复发射时钟线连接到对应的第一行功能信号线以及下游的第一主干混合像素驱动器芯片的第一输出。8.根据权利要求4所述的显示面板，其中所述第一发射时钟线连接到用于像素驱动器芯片的对应行的一对第一主干混合像素驱动器芯片。9.根据权利要求3所述的显示面板，其中每个第二主干混合像素驱动器芯片包括与所述第二发射时钟信号线耦合的第二输入以及与对应的第二行功能信号线耦合的输出，以将经操控的行功能信号传输至像素驱动器芯片的所述对应行。10.根据权利要求9所述的显示面板，其中所述第二发射时钟线包括与所述第二组的第二主干像素驱动器芯片电连接的第二多条第二重复发射时钟线，使得所述第二发射时钟线以级联方式贯穿所述第二组的第二主干混合像素驱动器芯片，其中所述第二主干混合像素
驱动器芯片从在前的第二主干混合像素驱动器芯片接收缓冲的第二重复发射时钟相位信号。11.根据权利要求10所述的显示面板，其中每个第二主干混合像素驱动器芯片包括第二重复发射时钟输出，以及从对应的所述第二重复发射时钟输出延伸的所述第二重复发射时钟线。12.根据权利要求10所述的显示面板，其中所述第二发射时钟线连接到用于像素驱动器芯片的对应行的单个第二主干混合像素驱动器芯片。13.根据权利要求10所述的显示面板，其中每个第二重复发射时钟线连接到对应的第二行功能信号线以及下游的第二主干混合像素驱动器芯片的第二输出。14.根据权利要求10所述的显示面板，其中所述第二发射时钟线连接到用于像素驱动器芯片的对应行的一对第二主干混合像素驱动器芯片。15.根据权利要求9所述的显示面板，其中每个第二主干混合像素驱动器芯片包括与所述第二发射时钟信号线耦合的第二输入以及与对应的第二行功能信号线耦合的输出，以将经操控的行功能信号传输至像素驱动器芯片的所述对应行。16.根据权利要求15所述的显示面板，其中所述第三发射时钟线包括与所述第三组的第三主干像素驱动器芯片电连接的第三多条第三重复发射时钟线，使得所述第三发射时钟线以级联方式贯穿所述第三组的第三主干混合像素驱动器芯片，其中所述第三主干混合像素驱动器芯片从在前的第三主干混合像素驱动器芯片接收缓冲的第三重复发射时钟相位信号。17.根据权利要求16所述的显示面板，其中每个第三主干混合像素驱动器芯片包括第三重复发射时钟输出，以及从对应的所述第三重复发射时钟输出延伸的所述第三重复发射时钟线。18.根据权利要求16所述的显示面板，其中所述第三发射时钟线连接到用于像素驱动器芯片的对应行的单个第三主干混合像素驱动器芯片。19.根据权利要求16所述的显示面板，其中每个第三重复发射时钟线连接到对应的第三行功能信号线以及下游的第三主干混合像素驱动器芯片的第三输出。20.根据权利要求16所述的显示面板，其中所述第三发射时钟线连接到用于像素驱动器芯片的对应行的一对第三主干混合像素驱动器芯片。21.根据权利要求16所述的显示面板，其中所述全局发射时钟线的所述总线列包括附加的发射时钟线...

【专利技术属性】
技术研发人员：卢翔，M，
申请(专利权)人：苹果公司，
类型：发明
国别省市：